公开(公告)号：US08422291B2

公开(公告)日：2013-04-16

申请号：US12662329

申请日：2010-04-12

申请人： Yong June Kim ,  Heeseok Eun ,  Han Woong Yoo ,  Jaehong Kim ,  Hong Rak Son

发明人： Yong June Kim ,  Heeseok Eun ,  Han Woong Yoo ,  Jaehong Kim ,  Hong Rak Son

IPC分类号： G11C16/04

CPC分类号： G11C16/26 ,  G06F11/1048 ,  G11C11/5642 ,  G11C16/0483 ,  G11C29/00

摘要： The storage device includes a storage unit configured to store data, an error controlling unit configured to correct an error of the data read out from the storage unit according to at least one read level, and a read level controlling unit configured to control the at least one read level when the error is uncorrectable. The read level controlling unit is configured to measure a distribution of memory cells of the storage unit, configured to filter the measured distribution, and configured to reset the at least one read level based on the filtered distribution.

摘要翻译： 存储装置包括：被配置为存储数据的存储单元;错误控制单元，被配置为根据至少一个读取级别校正从存储单元读出的数据的错误;以及读取级别控制单元，被配置为至少控制 一个读取级别，当错误是不可校正的。 读取级别控制单元被配置为测量存储单元的存储器单元的分布，被配置为过滤所测量的分布，并且被配置为基于滤波的分布来重置所述至少一个读取级别。

公开(公告)号：US08351256B2

公开(公告)日：2013-01-08

申请号：US12821654

申请日：2010-06-23

申请人： Hong Rak Son ,  Jaehong Kim ,  Junjin Kong

发明人： Hong Rak Son ,  Jaehong Kim ,  Junjin Kong

IPC分类号： G11C11/34

CPC分类号： G11C11/5642 ,  G06F11/1072

摘要： A memory system and a nonvolatile memory device therein are disclosed. The memory system comprises a memory device outputting a plurality of analog signals during a read operation, a converter to convert the plurality of analog signals into binary data, and a memory controller to operate an error correction operation on the binary data. The error correction operation uses a soft decision algorithm.

摘要翻译： 公开了一种其中的存储器系统和非易失性存储器件。 存储器系统包括在读取操作期间输出多个模拟信号的存储器件，将多个模拟信号转换为二进制数据的转换器以及用于对二进制数据进行纠错操作的存储器控​​制器。 纠错操作使用软判决算法。

公开(公告)号：US08321760B2

公开(公告)日：2012-11-27

申请号：US12702353

申请日：2010-02-09

申请人： Hong Rak Son ,  Junjin Kong ,  Jaehong Kim

发明人： Hong Rak Son ,  Junjin Kong ,  Jaehong Kim

IPC分类号： G11C29/00

CPC分类号： G06F11/1072

摘要： Provided are a semiconductor memory device and a data processing method thereof. The semiconductor memory device includes a nonvolatile memory and a memory controller. The nonvolatile memory stores data a plurality of memory cells. The memory controller rearranges data by various operations such as a modulation code operation and processes the data according to an ECC operation to reduce the interference between the memory cells.

摘要翻译： 提供半导体存储器件及其数据处理方法。 半导体存储器件包括非易失性存储器和存储器控制器。 非易失性存储器将数据存储在多个存储单元中。 存储器控制器通过诸如调制码操作的各种操作重新排列数据，并根据ECC操作处理数据以减少存储器单元之间的干扰。

公开(公告)号：US20110032758A1

公开(公告)日：2011-02-10

申请号：US12821654

申请日：2010-06-23

申请人： Hong Rak Son ,  Jaehong Kim ,  Junjin Kong

发明人： Hong Rak Son ,  Jaehong Kim ,  Junjin Kong

IPC分类号： G11C16/04

CPC分类号： G11C11/5642 ,  G06F11/1072

摘要： A memory system and a nonvolatile memory device therein are disclosed. The memory system comprises a memory device outputting a plurality of analog signals during a read operation, a converter to convert the plurality of analog signals into binary data, and a memory controller to operate an error correction operation on the binary data. The error correction operation uses a soft decision algorithm.

摘要翻译： 公开了一种其中的存储器系统和非易失性存储器件。 存储器系统包括在读取操作期间输出多个模拟信号的存储器件，将多个模拟信号转换为二进制数据的转换器以及用于对二进制数据进行纠错操作的存储器控​​制器。 纠错操作使用软判决算法。

公开(公告)号：US20100223530A1

公开(公告)日：2010-09-02

申请号：US12702353

申请日：2010-02-09

申请人： Hong Rak Son ,  Junjin Kong ,  Jaehong Kim

发明人： Hong Rak Son ,  Junjin Kong ,  Jaehong Kim

IPC分类号： H03M13/05 ,  G06F11/10

CPC分类号： G06F11/1072

摘要： Provided are a semiconductor memory device and a data processing method thereof. The semiconductor memory device includes a nonvolatile memory and a memory controller. The nonvolatile memory stores data a plurality of memory cells. The memory controller rearranges data by various operations such as a modulation code operation and processes the data according to an ECC operation to reduce the interference between the memory cells.

摘要翻译： 提供半导体存储器件及其数据处理方法。 半导体存储器件包括非易失性存储器和存储器控制器。 非易失性存储器将数据存储在多个存储单元中。 存储器控制器通过诸如调制码操作的各种操作重新排列数据，并根据ECC操作处理数据以减少存储器单元之间的干扰。

公开(公告)号：US20100302850A1

公开(公告)日：2010-12-02

申请号：US12662329

申请日：2010-04-12

申请人： Yong June Kim ,  Heeseok Eun ,  Han Woong Yoo ,  Jaehong Kim ,  Hong Rak Son

发明人： Yong June Kim ,  Heeseok Eun ,  Han Woong Yoo ,  Jaehong Kim ,  Hong Rak Son

IPC分类号： G11C16/06 ,  G11C7/10 ,  G11C16/04

CPC分类号： G11C16/26 ,  G06F11/1048 ,  G11C11/5642 ,  G11C16/0483 ,  G11C29/00

摘要： The storage device includes a storage unit configured to store data, an error controlling unit configured to correct an error of the data read out from the storage unit according to at least one read level, and a read level controlling unit configured to control the at least one read level when the error is uncorrectable. The read level controlling unit is configured to measure a distribution of memory cells of the storage unit, configured to filter the measured distribution, and configured to reset the at least one read level based on the filtered distribution.

摘要翻译： 存储装置包括：被配置为存储数据的存储单元;错误控制单元，被配置为根据至少一个读取级别校正从存储单元读出的数据的错误;以及读取级别控制单元，被配置为至少控制 一个读取级别，当错误是不可校正的。 读取级别控制单元被配置为测量存储单元的存储器单元的分布，被配置为过滤所测量的分布，并且被配置为基于滤波的分布来重置所述至少一个读取级别。

公开(公告)号：US20110219288A1

公开(公告)日：2011-09-08

申请号：US13040807

申请日：2011-03-04

申请人： Yong June KIM ,  Jaehong Kim ,  Hong Rak Son ,  Jun Jin Kong

发明人： Yong June KIM ,  Jaehong Kim ,  Hong Rak Son ,  Jun Jin Kong

IPC分类号： H03M13/09 ,  G06F11/10

CPC分类号： G06F11/10 ,  H03M13/09

摘要： An method of operating a memory system including a nonvolatile memory device and a controller. The method includes receiving a source word, converting the received source word to a codeword, and programming the converted codeword in the nonvolatile memory device. A length of the converted codeword can be greater than a length of the received source word, and a difference between the numbers of first and second digital bits of the converted codeword can be less than a reference value.

摘要翻译： 一种操作包括非易失性存储器件和控制器的存储器系统的方法。 该方法包括接收源字，将接收到的源字转换为码字，以及对非易失性存储器件中的经转换的码字进行编程。 经转换的码字的长度可以大于所接收的源字的长度，并且转换的码字的第一和第二数字位的数目之间的差可以小于参考值。

公开(公告)号：US08417988B2

公开(公告)日：2013-04-09

申请号：US12784683

申请日：2010-05-21

申请人： Yong-June Kim ,  Junjin Kong ,  Jaehong Kim ,  Han Woong Yoo

发明人： Yong-June Kim ,  Junjin Kong ,  Jaehong Kim ,  Han Woong Yoo

IPC分类号： G06F11/26 ,  G06F11/00

CPC分类号： G11C29/82

摘要： Memory systems and related defective block management methods are provided. Methods for managing a defective block in a memory device include allocating a defective block when a memory block satisfies a defective block condition. The allocated defective block is cancelled when the allocated defective block satisfies a defective block cancellation condition.

摘要翻译： 提供了存储器系统和相关的有缺陷的块管理方法。 用于管理存储器件中的缺陷块的方法包括当存储器块满足缺陷块状态时分配缺陷块。 当分配的缺陷块满足缺陷块取消条件时，分配的缺陷块被取消。

公开(公告)号：US08510624B2

公开(公告)日：2013-08-13

申请号：US12687666

申请日：2010-01-14

申请人： Jaehong Kim ,  Junjin Kong ,  Yong June Kim

发明人： Jaehong Kim ,  Junjin Kong ,  Yong June Kim

IPC分类号： H03M13/00 ,  H03M13/03 ,  H04Q1/20 ,  H04L27/00

CPC分类号： G06F11/10 ,  H03M13/1102 ,  H03M13/15 ,  H03M13/1515 ,  H03M13/152 ,  H03M13/23 ,  H03M13/2707 ,  H03M13/271 ,  H03M13/2906 ,  H03M13/2909 ,  H03M13/2927 ,  H03M13/2957

摘要： A data processing system includes a memory configured to receive data and an encoder configured to encode data being transferred to the memory. The encoder includes an outer encoder configured to generate an outer codeword by encoding the data being transferred to the memory, and an inner encoder configured to generate a plurality of inner codewords by encoding the outer codeword.

摘要翻译： 数据处理系统包括被配置为接收数据的存储器和被配置为对传送到存储器的数据进行编码的编码器。 编码器包括：外部编码器，其被配置为通过对正被传送到存储器的数据进行编码来产生外部码字;以及内部编码器，被配置为通过对外部码字进行编码来生成多个内部码字。

公开(公告)号：US20100238705A1

公开(公告)日：2010-09-23

申请号：US12698720

申请日：2010-02-02

申请人： Yong June Kim ,  Jaehong Kim ,  Junjin Kong

发明人： Yong June Kim ,  Jaehong Kim ,  Junjin Kong

IPC分类号： G11C11/00 ,  G11C7/00

CPC分类号： G11C7/1006 ,  G11C7/1042 ,  G11C8/10 ,  G11C11/5628 ,  G11C11/5678 ,  G11C13/00 ,  G11C13/0004 ,  G11C13/0061 ,  G11C13/0069 ,  G11C2211/5623

摘要： A nonvolatile memory device performs interleaving of data to be stored in each wordline (memory page), or of data to be stored in multiple wordlines (memory pages). The NVM includes a memory cell array, a storage circuit of a de-interleaving circuit, and a read/write circuit. The storage circuit of the de-interleaving circuit is configured to store program data to be written interleaved into the memory cell array. The read/write circuit is configured to control the interleaved/deinterleaved data input/output between the memory cell array and the storage circuit. The write operation unit size may be the same or different from the read operation unit size. The storage circuit stores the program data of integer k times of a common divisor of a read operation unit size and a write operation unit size of the read/write circuit, wherein k may equal ‘m’ (the number of bits stored in each memory cell of the NVM).

摘要翻译： 非易失性存储器件执行要存储在每个字线（存储器页）中的数据或要存储在多个字线（存储器页）中的数据的交织。 NVM包括存储单元阵列，解交织电路的存储电路和读/写电路。 解交织电路的存储电路被配置为将要被交织的程序数据存储到存储单元阵列中。 读/写电路被配置为控制存储单元阵列和存储电路之间的交错/去交织的数据输入/输出。 写入操作单元尺寸可以与读取操作单元尺寸相同或不同。 存储电路存储读/写电路的读操作单元大小和写操作单元大小的公约数的整数k倍的程序数据，其中k可以等于“m”（存储在每个存储器中的位数 NVM的单元）。