利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

387 条记录 (耗时 0.066 秒)

    Systems and methods for gate aware iterative data processing
    11.
    发明授权
    Systems and methods for gate aware iterative data processing 有权
    门感知迭代数据处理的系统和方法

    公开(公告)号：US09058842B2

    公开(公告)日：2015-06-16

    申请号：US13552403

    申请日：2012-07-18

    申请人： Fan Zhang ,  Yang Han ,  Ming Jin ,  Chung-Li Wang

    发明人： Fan Zhang ,  Yang Han ,  Ming Jin ,  Chung-Li Wang

    IPC分类号： G11C27/00 ,  G11B20/10

    CPC分类号： G11B20/10268 ,  G11B20/10509

    摘要： The present inventions are related to systems and methods for iterative data processing scheduling. In one case a data processing system is disclosed that includes a data detector circuit and a data decoder circuit. The data detector circuit is operable to apply a data detection algorithm to a data set to yield a detected output. The data decoder circuit is operable to repeatedly apply a data decoding algorithm to the detected output to yield a decoded output over a number of passes, where the number of passes is within an allowable number of local iterations selected based at least in part on a read gate signal.

    摘要翻译： 本发明涉及用于迭代数据处理调度的系统和方法。 在一种情况下，公开了一种包括数据检测器电路和数据解码器电路的数据处理系统。 数据检测器电路可操作以将数据检测算法应用于数据集以产生检测到的输出。 数据解码器电路可操作以重复地将数据解码算法应用于检测到的输出，以产生经过多次通过的解码输出，其中通过次数在至少部分基于读取的选择的局部迭代的允许数量之内 门信号。

    Systems and methods for conditional positive feedback data decoding
    12.
    发明授权
    Systems and methods for conditional positive feedback data decoding 有权
    条件正反馈数据解码的系统和方法

    公开(公告)号：US09019647B2

    公开(公告)日：2015-04-28

    申请号：US13596947

    申请日：2012-08-28

    申请人： Fan Zhang ,  Shaohua Yang

    发明人： Fan Zhang ,  Shaohua Yang

    IPC分类号： G11B5/09 ,  G11B20/10 ,  H03M7/00 ,  H04L27/06 ,  H03M13/11 ,  H03M13/37 ,  H03M13/00 ,  G11B5/012 ,  H03M13/15 ,  H03M13/41

    CPC分类号： G11B5/09 ,  G11B5/012 ,  G11B20/10268 ,  G11B20/10509 ,  H03M7/00 ,  H03M13/1128 ,  H03M13/1515 ,  H03M13/3753 ,  H03M13/41 ,  H03M13/6331 ,  H03M13/6343 ,  H04L25/03286 ,  H04L25/03318 ,  H04L27/06

    摘要： The present inventions are related to systems and methods for information data processing included selective decoder message determination. In one example, a data processing system is disclosed that includes a data decoder circuit operable to apply a conditional data decoding algorithm to a data set to yield a decoded output. The conditional decoding algorithm is operable to calculate node messages using an approach selected from a group consisting of: a first message determination mechanism, and a second message determination mechanism; where one of the first message determination mechanism and the second message determination mechanism is selected based upon a condition that includes a global iteration count applied to the data set.

    摘要翻译： 本发明涉及包括选择性解码器消息确定的信息数据处理的系统和方法。 在一个示例中，公开了一种数据处理系统，其包括数据解码器电路，其可操作以将条件数据解码算法应用于数据集以产生解码输出。 条件解码算法可操作以使用从由以下组成的组中选择的方法来计算节点消息：第一消息确定机制和第二消息确定机制; 其中基于包括应用于数据集的全局迭代计数的条件来选择第一消息确定机制和第二消息确定机制中的一个。

    Systems and methods for idle clock insertion based power control
    14.
    发明授权
    Systems and methods for idle clock insertion based power control 有权
    基于空闲时钟插入的功率控制系统和方法

    公开(公告)号：US08972761B2

    公开(公告)日：2015-03-03

    申请号：US13364217

    申请日：2012-02-01

    申请人： Shaohua Yang ,  Changyou Xu ,  Fan Zhang

    发明人： Shaohua Yang ,  Changyou Xu ,  Fan Zhang

    IPC分类号： G06F1/32

    CPC分类号： G06F1/324 ,  G06F1/3268 ,  G11B19/02 ,  G11B19/209 ,  Y02D10/126 ,  Y02D10/154

    摘要： The present inventions are related to systems and methods for data processing, and more particularly to systems and methods for power governance in a data processing system. In one particular case, a system is disclosed that includes a first data processing circuit operable to apply a data detection algorithm to a data input synchronous to a first clock, and a second data processing circuit operable to apply a subsequent data processing algorithm to an output derived from the first data processing circuit synchronous to a second clock, and an idle time enforcement circuit operable to modify an average frequency of at least one of the first clock and the second clock.

    摘要翻译： 本发明涉及用于数据处理的系统和方法，更具体地涉及用于数据处理系统中的功率治理的系统和方法。 在一个具体情况下，公开了一种系统，其包括可操作以将数据检测算法应用于与第一时钟同步的数据输入的第一数据处理电路，以及可操作以将后续数据处理算法应用于输出的第二数据处理电路 来自与第二时钟同步的第一数据处理电路，以及空闲时间执行电路，其可操作以修改第一时钟和第二时钟中的至少一个的平均频率。

    Systems and methods for short media defect detection
    15.
    发明授权
    Systems and methods for short media defect detection 有权
    用于短介质缺陷检测的系统和方法

    公开(公告)号：US08887034B2

    公开(公告)日：2014-11-11

    申请号：US13088119

    申请日：2011-04-15

    申请人： Fan Zhang ,  Shaohua Yang

    发明人： Fan Zhang ,  Shaohua Yang

    IPC分类号： G06F7/02 ,  H03M13/00 ,  G06F11/07

    CPC分类号： G06F11/0754

    摘要： Various embodiments of the present invention provide systems and methods for media defect detection. As an example, a data processing circuit is disclosed that includes a defect detector circuit and a comparator circuit. The defect detector circuit is operable to calculate a correlation value combining at least three of a data input derived from a medium, a detector extrinsic output, a detector intrinsic output and a decoder output. The comparator circuit is operable to compare the correlation value to a threshold value and to assert a media defect indicator when the correlation value is less than the threshold value.

    摘要翻译： 本发明的各种实施例提供了用于介质缺陷检测的系统和方法。 作为示例，公开了包括缺陷检测器电路和比较器电路的数据处理电路。 缺陷检测器电路可操作以计算组合从介质导出的数据输入，检测器外在输出，检测器本征输出和解码器输出中的至少三个的相关值。 比较器电路可操作以将相关值与阈值进行比较，并且当相关值小于阈值时断言介质缺陷指示符。

    Systems and methods for improved data detection processing
    16.
    发明授权
    Systems and methods for improved data detection processing 有权
    改进数据检测处理的系统和方法

    公开(公告)号：US08880986B2

    公开(公告)日：2014-11-04

    申请号：US13483105

    申请日：2012-05-30

    申请人： Xuebin Wu ,  Wu Chang ,  Shaohua Yang ,  Fan Zhang

    发明人： Xuebin Wu ,  Wu Chang ,  Shaohua Yang ,  Fan Zhang

    IPC分类号： H03M13/00

    CPC分类号： G11B20/10046 ,  G06F11/008 ,  H04L1/005 ,  H04L25/03012 ,  H04L25/067 ,  H04L2025/03496

    摘要： The present invention is related to systems and methods for enhancing data detection in a data processing system. In one embodiment, a data processing system is disclosed that includes a data detector circuit that is governed at least in part based upon selected coefficients. The selected coefficients are selected as either a first set of coefficients or a second set of coefficients where the second set of coefficients has fewer coefficients than the first set of coefficients.

    摘要翻译： 本发明涉及用于增强数据处理系统中的数据检测的系统和方法。 在一个实施例中，公开了一种数据处理系统，其包括至少部分地基于所选择的系数来管理的数据检测器电路。 选择的系数被选择为第一组系数或第二组系数，其中第二组系数具有比第一组系数更少的系数。