公开(公告)号：US08294737B2

公开(公告)日：2012-10-23

申请号：US12385689

申请日：2009-04-16

申请人： Takao Tanikame ,  Seiichiro Jinta

发明人： Takao Tanikame ,  Seiichiro Jinta

IPC分类号： G09G5/10

CPC分类号： G09G3/3233 ,  G09G2300/0814 ,  G09G2300/0819 ,  G09G2300/0842 ,  G09G2300/0866 ,  G09G2310/0262

摘要： Disclosed herein is a driving method for driving a, display apparatus, the display apparatus including: N×M light emitting units; M scan lines; N data lines; a driving circuit provided for each of the light emitting units to serve as a circuit having a signal writing transistor, a device driving transistor, a capacitor and a first switch circuit; and a light emitting device.

摘要翻译： 本文公开了一种用于驱动显示装置的驱动方法，该显示装置包括：N×M个发光单元; M扫描线; N条数据线 为每个发光单元设置用作具有信号写入晶体管的电路的驱动电路，器件驱动晶体管，电容器和第一开关电路; 和发光装置。

公开(公告)号：US20120182281A1

公开(公告)日：2012-07-19

申请号：US13428513

申请日：2012-03-23

申请人： Tetsuro Yamamoto ,  Junichi Yamashita ,  Seiichiro Jinta ,  Hideki Sugimoto ,  Katsuhide Uchino

发明人： Tetsuro Yamamoto ,  Junichi Yamashita ,  Seiichiro Jinta ,  Hideki Sugimoto ,  Katsuhide Uchino

IPC分类号： G09G5/00

CPC分类号： G09G3/3233 ,  G09G2300/0852 ,  H01L27/3262

摘要： A sampling transistor in embodiments of the present invention is kept at the on-state with a time width shorter than one horizontal cycle, during the period from the rising of a control pulse supplied from a scanner to the falling of the control pulse, and samples a video signal Vsig from a signal line SL to write the video signal Vsig to a hold capacitor. A sampling transistor T1 has a double gate structure in which a pair of transistor elements are connected in common. This suppresses change in the threshold voltage of the sampling transistor.

摘要翻译： 在从扫描器提供的控制脉冲的上升到控制脉冲的下降期间，本发明的实施例中的采样晶体管的时间宽度短于一个水平周期，并且采样 来自信号线SL的视频信号Vsig将视频信号Vsig写入保持电容器。 采样晶体管T1具有双栅极结构，其中一对晶体管元件共同连接。 这抑制了采样晶体管的阈值电压的变化。

公开(公告)号：US08184224B2

公开(公告)日：2012-05-22

申请号：US11878511

申请日：2007-07-25

申请人： Mitsuru Asano ,  Seiichiro Jinta ,  Masatsugu Tomida ,  Hiroshi Fujimura

发明人： Mitsuru Asano ,  Seiichiro Jinta ,  Masatsugu Tomida ,  Hiroshi Fujimura

IPC分类号： G02F1/136

CPC分类号： H01L27/3262 ,  G09G3/3233 ,  G09G3/3258 ,  G09G2300/0426 ,  G09G2300/0809 ,  G09G2300/0819 ,  G09G2300/0842 ,  G09G2300/0861 ,  G09G2310/0262 ,  H01L27/1214 ,  H01L27/326 ,  H01L27/3265 ,  H01L27/3269 ,  H01L27/3276

摘要： Herein disclosed a display apparatus including: a pixel array having a matrix of pixel circuits each including respective electrooptical elements for determining a display brightness level and respective drive circuits for driving the electrooptical elements; wherein adjacent two of the pixel circuits are paired with each other, and each of the drive circuits of the adjacent two pixel circuits includes at least one transistor having a low-concentration source/drain region or an offset region of an offset gate structure, the electrooptical elements and the drive circuits of the adjacent two pixel circuits being laid out such that a line interconnecting a drain region and a source region of the at least one transistor extends parallel to a direction of pixel columns of the pixel circuits of the pixel array.

摘要翻译： 这里公开了一种显示装置，包括：具有像素电路矩阵的像素阵列，每个像素电路包括用于确定显示亮度水平的各个电光元件和用于驱动电光元件的相应驱动电路; 其中相邻的两个像素电路彼此配对，并且相邻的两个像素电路的每个驱动电路包括具有低浓度源极/漏极区域或偏移栅极结构的偏移区域的至少一个晶体管， 电光元件和相邻的两个像素电路的驱动电路被布置成使得互连至少一个晶体管的漏极区域和源极区域的线路平行于像素阵列的像素电路的像素列的方向延伸。

公开(公告)号：US07825880B2

公开(公告)日：2010-11-02

申请号：US11889357

申请日：2007-08-13

申请人： Akira Yumoto ,  Mitsuru Asano ,  Seiichiro Jinta

发明人： Akira Yumoto ,  Mitsuru Asano ,  Seiichiro Jinta

IPC分类号： G09G3/30

CPC分类号： G09G3/3233 ,  G09G3/3291 ,  G09G2300/0417 ,  G09G2300/0426 ,  G09G2300/0819 ,  G09G2300/0852 ,  G09G2300/0861 ,  G09G2310/06 ,  G09G2330/021

摘要： A pixel circuit is disposed where a scan line arranged in a row direction to supply a control signal and a data line arranged in a column direction to supply a video signal intersect each other. The pixel circuit includes: a sampling transistor; a drive transistor; a capacitor connected between the current path end of the sampling transistor and the gate of the drive transistor; and a light-emitting device connected to the current path end of the drive transistor. The pixel circuit connects the mobility with negative feedback during a mobility connection period.

摘要翻译： 像素电路设置在沿行方向布置的扫描线以提供控制信号和沿列方向布置以提供视频信号的数据线彼此相交的位置。 像素电路包括：采样晶体管; 驱动晶体管; 连接在采样晶体管的电流路径端与驱动晶体管的栅极之间的电容器; 以及连接到驱动晶体管的电流路径端的发光器件。 在移动连接期间，像素电路将移动性与负反馈连接。

公开(公告)号：US20100033476A1

公开(公告)日：2010-02-11

申请号：US12461278

申请日：2009-08-06

申请人： Tetsuro Yamamoto ,  Junichi Yamashita ,  Seiichiro Jinta ,  Hideki Sugimoto ,  Katsuhide Uchino

发明人： Tetsuro Yamamoto ,  Junichi Yamashita ,  Seiichiro Jinta ,  Hideki Sugimoto ,  Katsuhide Uchino

IPC分类号： G09G5/00

CPC分类号： G09G3/3233 ,  G09G2300/0852 ,  H01L27/3262

摘要： A sampling transistor in embodiments of the present invention is kept at the on-state with a time width shorter than one horizontal cycle, during the period from the rising of a control pulse supplied from a scanner to the falling of the control pulse, and samples a video signal Vsig from a signal line SL to write the video signal Vsig to a hold capacitor. A sampling transistor T1 has a double gate structure in which a pair of transistor elements are connected in common. This suppresses change in the threshold voltage of the sampling transistor.

摘要翻译： 在从扫描器提供的控制脉冲的上升到控制脉冲的下降期间，本发明的实施例中的采样晶体管的时间宽度短于一个水平周期，并且采样 来自信号线SL的视频信号Vsig将视频信号Vsig写入保持电容器。 采样晶体管T1具有双栅极结构，其中一对晶体管元件共同连接。 这抑制了采样晶体管的阈值电压的变化。

公开(公告)号：US20100007649A1

公开(公告)日：2010-01-14

申请号：US12457756

申请日：2009-06-19

申请人： Takao Tanikame ,  Seiichiro Jinta

发明人： Takao Tanikame ,  Seiichiro Jinta

IPC分类号： G06F3/038 ,  G09G3/30

CPC分类号： G09G3/3258 ,  G09G3/30 ,  G09G3/3233 ,  G09G3/3266 ,  G09G3/3291 ,  G09G2230/00 ,  G09G2300/0426 ,  G09G2300/0443 ,  G09G2300/0452 ,  G09G2300/0814 ,  G09G2300/0819 ,  G09G2300/0842 ,  G09G2300/0861 ,  G09G2300/0871 ,  G09G2310/0286

摘要： A scan driving circuit includes a shift register unit and a logic circuit unit. The start of a start pulse of an output signal STp+1 of a p+1'th shift register is situated between the start and end of a start pulse of the output signal STp of a p'th shift register, and one each of a first enable signal through a Q'th enable signal exist in sequence between the start of the start pulse of the output signal STp and the start of the start pulse of the output signal STp+1. The operations of a (p′, q)'th NAND circuit are restricted based on period identifying signals, such that the NAND circuit generates scanning signals based only on a portion of the output signal STP corresponding to the first start pulse, the signal obtained by inverting the output signal STp+1, and the q'th enable signal ENq.

摘要翻译： 扫描驱动电路包括移位寄存器单元和逻辑电路单元。 p + 1移位寄存器的输出信号STp + 1的起始脉冲的开始位于第p移位寄存器的输出信号STp的起始脉冲的开始和结束之间，并且每个 通过第Q个使能信号的第一使能信号依次存在于输出信号STp的起始脉冲的开始和输出信号STp + 1的起始脉冲的开始之间。 基于周期识别信号来限制（p'，q）'NAND电路的操作，使得NAND电路仅基于与第一起始脉冲对应的输出信号STP的一部分产生扫描信号，所获得的信号 通过反相输出信号STp + 1和第q个使能信号ENq。

公开(公告)号：US20100007386A1

公开(公告)日：2010-01-14

申请号：US12457570

申请日：2009-06-16

申请人： Seiichiro Jinta

发明人： Seiichiro Jinta

IPC分类号： H03K3/00

CPC分类号： G09G3/3233 ,  G09G3/3266 ,  G09G2300/0819 ,  G09G2300/0842 ,  G09G2300/0861 ,  G09G2300/0866 ,  G09G2310/0286 ,  G09G2310/0289 ,  G09G2320/043 ,  G11C19/184 ,  G11C19/28

摘要： A single-channel thin-film transistor buffer includes a first output stage including first and second thin-film transistors connected in series, a seventh thin-film transistor having one main electrode connected to a control electrode of the first thin-film transistor (first control line), the other main electrode connected to a power source of the second thin-film transistor, and a control electrode connected to a second control line, an eighth thin-film transistor having one main electrode connected to a control electrode of the second thin-film transistor (second control line), the other main electrode connected to the power source of the second thin-film transistor, and a control electrode connected to the first control line, and an eleventh thin-film transistor having a control electrode connected to an output terminal of a second output stage connected in parallel with the first output stage and one main electrode connected to the first control line.

摘要翻译： 单通道薄膜晶体管缓冲器包括：第一输出级，包括串联连接的第一和第二薄膜晶体管，第七薄膜晶体管，其一个主电极连接到第一薄膜晶体管的控制电极（第一 控制线），连接到第二薄膜晶体管的电源的另一个主电极和连接到第二控制线的控制电极，第八薄膜晶体管，其一个主电极连接到第二薄膜晶体管的控制电极 薄膜晶体管（第二控制线），与第二薄膜晶体管的电源连接的另一个主电极以及连接到第一控制线的控制电极，以及连接有控制电极的第十一薄膜晶体管 连接到与第一输出级并联连接的第二输出级的输出端和连接到第一控制线的一个主电极。

公开(公告)号：US20090273547A1

公开(公告)日：2009-11-05

申请号：US12385692

申请日：2009-04-16

申请人： Takao Tanikame ,  Seiichiro Jinta

发明人： Takao Tanikame ,  Seiichiro Jinta

IPC分类号： G09G3/34

CPC分类号： G09G3/20 ,  G09G3/3233 ,  G09G3/3291 ,  G09G2300/0819 ,  G09G2300/0847 ,  G09G2300/0861 ,  G09G2310/0251 ,  G09G2310/0262 ,  G09G2310/062 ,  G09G2330/02

摘要： Disclosed herein is a driving method for driving a display apparatus, the display apparatus including: N×M light emitting units; M scan lines; N data lines; a driving circuit provided for each of the light emitting units to serve as a circuit having a signal writing transistor, a device driving transistor, a capacitor and a first switch circuit; and a light emitting device.

摘要翻译： 这里公开了用于驱动显示装置的驱动方法，该显示装置包括：NxM个发光单元; M扫描线; N条数据线 为每个发光单元设置用作具有信号写入晶体管的电路的驱动电路，器件驱动晶体管，电容器和第一开关电路; 和发光装置。

公开(公告)号：US07239179B2

公开(公告)日：2007-07-03

申请号：US11195837

申请日：2005-08-03

申请人： Seiichiro Jinta ,  Ryuya Koike

发明人： Seiichiro Jinta ,  Ryuya Koike

IPC分类号： H03K19/0175

CPC分类号： H03K19/018521 ,  G09G3/32 ,  G09G3/3677 ,  G09G3/3688 ,  G09G5/18 ,  G09G2330/021 ,  G11C19/00 ,  G11C19/28

摘要： The present invention provides a level conversion circuit including first and second transistors, a clock terminal, first switch means, second switch means, and a capacitance element. The first and second transistors are of the opposite conduction types to each other connected in series between a first power supply potential and a second power supply potential. The clock terminal is inputted a clock signal. The first switch means is connected between the clock terminal and the gate of the first transistor and has an on state when a circuit operation control signal is in an active state. The second switch means is connected between the second power supply potential and the gate of the second transistor and has an off state when the circuit operation control signal is in an active state. The capacitance element is connected between the clock terminal and the gate of the second transistor.

摘要翻译： 本发明提供了包括第一和第二晶体管，时钟端子，第一开关装置，第二开关装置和电容元件的电平转换电路。 第一和第二晶体管彼此相反的导电类型彼此串联连接在第一电源电位和第二电源电位之间。 时钟端子输入时钟信号。 第一开关装置连接在时钟端子和第一晶体管的栅极之间，并且当电路操作控制信号处于活动状态时具有导通状态。 第二开关装置连接在第二电源电位和第二晶体管的栅极之间，并且当电路操作控制信号处于活动状态时具有断开状态。 电容元件连接在时钟端子和第二晶体管的栅极之间。

公开(公告)号：US08446401B2

公开(公告)日：2013-05-21

申请号：US13550641

申请日：2012-07-17

申请人： Takao Tanikame ,  Seiichiro Jinta

发明人： Takao Tanikame ,  Seiichiro Jinta

IPC分类号： G06F3/038

CPC分类号： G09G3/3233 ,  G09G3/30 ,  G09G3/3258 ,  G09G3/3266 ,  G09G5/00 ,  G09G5/10 ,  G09G2300/0404 ,  G09G2300/0426 ,  G09G2300/0469 ,  G09G2300/0819 ,  G09G2300/0842 ,  G09G2300/0861 ,  G09G2300/0866 ,  G09G2310/0243 ,  G09G2310/0251 ,  G09G2310/0262 ,  G09G2310/0272 ,  G09G2320/0233 ,  G09G2320/043

摘要： Disclosed herein is a driving method and display apparatus, the display apparatus including light emitting units, scan lines, data lines, a driving circuit provided for each of the light emitting units to serve as a circuit having a signal writing transistor, a device driving transistor, a capacitor and a first switch circuit, and a light emitting device.