公开(公告)号：US20080003783A1

公开(公告)日：2008-01-03

申请号：US11624276

申请日：2007-01-18

申请人： Andy Wei ,  Thorsten Kammler ,  Jan Hoentschel ,  Manfred Horstmann

发明人： Andy Wei ,  Thorsten Kammler ,  Jan Hoentschel ,  Manfred Horstmann

IPC分类号： H01L21/36

CPC分类号： H01L29/7848 ,  H01L29/1083 ,  H01L29/165 ,  H01L29/66636 ,  H01L29/7834

摘要： A method of smoothening a surface of a semiconductor structure comprises exposing the surface of the semiconductor structure to a reactant. A chemical reaction between a material of the semiconductor structure and the reactant is performed. In the chemical reaction, a layer of a reaction product is formed on at least a portion of the surface of the semiconductor structure. The layer of the reaction product is selectively and completely removed.

摘要翻译： 使半导体结构的表面平滑化的方法包括将半导体结构的表面暴露于反应物。 进行半导体结构材料与反应物之间的化学反应。 在化学反应中，在半导体结构的表面的至少一部分上形成反应产物层。 反应产物层被选择性地完全除去。

公开(公告)号：US20070202641A1

公开(公告)日：2007-08-30

申请号：US11551263

申请日：2006-10-20

申请人： Andy Wei ,  Thorsten Kammler ,  Jan Hoentschel ,  Manfred Horstmann

发明人： Andy Wei ,  Thorsten Kammler ,  Jan Hoentschel ,  Manfred Horstmann

IPC分类号： H01L21/337 ,  H01L21/22

CPC分类号： H01L21/26586 ,  H01L29/1083 ,  H01L29/665 ,  H01L29/6656 ,  H01L29/66636 ,  H01L29/7833 ,  H01L29/7848

摘要： By removing a portion of a halo region or by avoiding the formation of the halo region within the extension region, which may be subsequently formed on the basis of a re-grown semiconductor material, the threshold roll off behavior may be significantly improved, wherein an enhanced current drive capability may simultaneously be achieved.

摘要翻译： 通过去除晕圈区域的一部分或通过避免在延伸区域内形成卤区，其可以随后基于重新生长的半导体材料形成，可以显着改善阈值滚降行为，其中 可以同时实现增强的电流驱动能力。

公开(公告)号：US20070096148A1

公开(公告)日：2007-05-03

申请号：US11466572

申请日：2006-08-23

申请人： Jan Hoentschel ,  Andy Wei ,  Manfred Horstmann ,  Thorsten Kammler

发明人： Jan Hoentschel ,  Andy Wei ,  Manfred Horstmann ,  Thorsten Kammler

IPC分类号： H01L31/00

CPC分类号： H01L29/78684 ,  H01L21/84 ,  H01L27/1203 ,  H01L29/165 ,  H01L29/665 ,  H01L29/6653 ,  H01L29/6656 ,  H01L29/66628 ,  H01L29/66636 ,  H01L29/7848

摘要： By forming a deep recess through the buried insulating layer and re-growing a strained semiconductor material, an enhanced strain generation mechanism may be provided in SOI-like transistors. Consequently, the strain may also be efficiently created by the embedded strained semiconductor material across the entire active layer, thereby significantly enhancing the performance of transistor devices, in which two channel regions may be defined.

摘要翻译： 通过形成通过掩埋绝缘层的深凹槽并重新生长应变半导体材料，可以在SOI类晶体管中提供增强的应变产生机制。 因此，也可以通过整个有源层上的嵌入的应变半导体材料有效地产生应变，从而显着提高可以限定两个沟道区的晶体管器件的性能。

公开(公告)号：US20080179628A1

公开(公告)日：2008-07-31

申请号：US11843358

申请日：2007-08-22

申请人： Andy Wei ,  Thorsten Kammler ,  Roman Boschke ,  Manfred Horstmann

发明人： Andy Wei ,  Thorsten Kammler ,  Roman Boschke ,  Manfred Horstmann

IPC分类号： H01L29/778 ,  H01L21/8238

CPC分类号： H01L29/66636 ,  H01L21/76256 ,  H01L21/823807 ,  H01L21/823814 ,  H01L21/823878 ,  H01L21/84 ,  H01L27/1203 ,  H01L29/165 ,  H01L29/6653 ,  H01L29/66628 ,  H01L29/66742 ,  H01L29/7843 ,  H01L29/7848 ,  H01L29/7849 ,  H01L29/78684 ,  Y10S438/938

摘要： By combining a respectively adapted lattice mismatch between a first semiconductor material in a channel region and an embedded second semiconductor material in an source/drain region of a transistor, the strain transfer into the channel region is increased. According to one embodiment of the invention, the lattice mismatch may be adapted by a biaxial strain in the first semiconductor material. According to one embodiment, the lattice mismatch may be adjusted by a biaxial strain in the first semiconductor material. In particular, the strain transfer of strain sources including the embedded second semiconductor material as well as a strained overlayer is increased. According to one illustrative embodiment, regions of different biaxial strain may be provided for different transistor types.

摘要翻译： 通过组合沟道区中的第一半导体材料和晶体管的源极/漏极区域中嵌入的第二半导体材料之间的分别适配的晶格失配，进入沟道区的应变增加。 根据本发明的一个实施例，晶格失配可以通过第一半导体材料中的双轴应变来适应。 根据一个实施例，可以通过第一半导体材料中的双轴应变来调整晶格失配。 特别地，包括嵌入的第二半导体材料以及应变覆盖层的应变源的应变传递增加。 根据一个说明性实施例，可以为不同的晶体管类型提供不同双轴应变的区域。

公开(公告)号：US20060113629A1

公开(公告)日：2006-06-01

申请号：US11177214

申请日：2005-07-08

申请人： Andy Wei ,  Thorsten Kammler ,  Michael Raab ,  Manfred Horstmann

发明人： Andy Wei ,  Thorsten Kammler ,  Michael Raab ,  Manfred Horstmann

IPC分类号： H01L29/00 ,  H01L21/8238

CPC分类号： H01L29/7833 ,  H01L21/02529 ,  H01L21/02532 ,  H01L21/02639 ,  H01L21/02647 ,  H01L21/76254 ,  H01L21/823807 ,  H01L29/045 ,  H01L29/6659

摘要： By direct bonding of two crystalline semiconductor layers of different crystallographic orientation and/or material composition and/or internal strain, bulk-like hybrid substrates may be formed, thereby providing the potential for forming semiconductor devices in accordance with a single transistor architecture on the hybrid substrate.

摘要翻译： 通过直接键合具有不同晶体取向和/或材料组成和/或内部应变的两个晶体半导体层，可以形成块状混合衬底，从而提供根据混合物上的单晶体管结构形成半导体器件的潜力 基质。

公开(公告)号：US07763515B2

公开(公告)日：2010-07-27

申请号：US11843358

申请日：2007-08-22

申请人： Andy Wei ,  Thorsten Kammler ,  Roman Boschke ,  Manfred Horstmann

发明人： Andy Wei ,  Thorsten Kammler ,  Roman Boschke ,  Manfred Horstmann

IPC分类号： H01L21/8234

CPC分类号： H01L29/66636 ,  H01L21/76256 ,  H01L21/823807 ,  H01L21/823814 ,  H01L21/823878 ,  H01L21/84 ,  H01L27/1203 ,  H01L29/165 ,  H01L29/6653 ,  H01L29/66628 ,  H01L29/66742 ,  H01L29/7843 ,  H01L29/7848 ,  H01L29/7849 ,  H01L29/78684 ,  Y10S438/938

摘要： By combining a respectively adapted lattice mismatch between a first semiconductor material in a channel region and an embedded second semiconductor material in an source/drain region of a transistor, the strain transfer into the channel region is increased. According to one embodiment of the invention, the lattice mismatch may be adapted by a biaxial strain in the first semiconductor material. According to one embodiment, the lattice mismatch may be adjusted by a biaxial strain in the first semiconductor material. In particular, the strain transfer of strain sources including the embedded second semiconductor material as well as a strained overlayer is increased. According to one illustrative embodiment, regions of different biaxial strain may be provided for different transistor types.

摘要翻译： 通过组合沟道区中的第一半导体材料和晶体管的源极/漏极区域中嵌入的第二半导体材料之间的分别适配的晶格失配，进入沟道区的应变增加。 根据本发明的一个实施例，晶格失配可以通过第一半导体材料中的双轴应变来适应。 根据一个实施例，可以通过第一半导体材料中的双轴应变来调整晶格失配。 特别地，包括嵌入的第二半导体材料以及应变覆盖层的应变源的应变传递增加。 根据一个说明性实施例，可以为不同的晶体管类型提供不同双轴应变的区域。

公开(公告)号：US07586153B2

公开(公告)日：2009-09-08

申请号：US11420091

申请日：2006-05-24

申请人： Jan Hoentschel ,  Andy Wei ,  Thorsten Kammler ,  Michael Raab

发明人： Jan Hoentschel ,  Andy Wei ,  Thorsten Kammler ,  Michael Raab

IPC分类号： H01L29/76 ,  H01L29/94 ,  H01L31/062 ,  H01L31/113 ,  H01L31/119

CPC分类号： H01L21/84 ,  H01L21/823807 ,  H01L21/823814 ,  H01L21/823864 ,  H01L27/1203 ,  H01L29/165 ,  H01L29/66628 ,  H01L29/66636 ,  H01L29/7848

摘要： By forming a strained semiconductor layer in a PMOS transistor, a corresponding compressively strained channel region may be achieved, while, on the other hand, a corresponding strain in the NMOS transistor may be relaxed. Due to the reduced junction resistance caused by the reduced band gap of silicon/germanium in the NMOS transistor, an overall performance gain is accomplished, wherein, particularly in partially depleted SOI devices, the deleterious floating body effect is also reduced, due to the increased leakage currents generated by the silicon/germanium layer in the PMOS and NMOS transistor.

摘要翻译： 通过在PMOS晶体管中形成应变半导体层，可以实现对应的压缩应变通道区域，而另一方面可以放宽NMOS晶体管中的相应应变。 由于由NMOS晶体管中硅/锗的带隙减小引起的结电阻降低，因此实现了总体性能增益，其中特别是在部分耗尽的SOI器件中，由于增加了有害浮体效应，因此有害的浮体效应也降低 由PMOS和NMOS晶体管中的硅/锗层产生的漏电流。

公开(公告)号：US07381624B2

公开(公告)日：2008-06-03

申请号：US11177214

申请日：2005-07-08

申请人： Andy Wei ,  Thorsten Kammler ,  Michael Raab ,  Manfred Horstmann

发明人： Andy Wei ,  Thorsten Kammler ,  Michael Raab ,  Manfred Horstmann

IPC分类号： H01L21/20

CPC分类号： H01L29/7833 ,  H01L21/02529 ,  H01L21/02532 ,  H01L21/02639 ,  H01L21/02647 ,  H01L21/76254 ,  H01L21/823807 ,  H01L29/045 ,  H01L29/6659

摘要： By direct bonding of two crystalline semiconductor layers of different crystallographic orientation and/or material composition and/or internal strain, bulk-like hybrid substrates may be formed, thereby providing the potential for forming semiconductor devices in accordance with a single transistor architecture on the hybrid substrate.

摘要翻译： 通过直接键合具有不同晶体取向和/或材料组成和/或内部应变的两个晶体半导体层，可以形成块状混合衬底，从而提供根据混合物上的单晶体管结构形成半导体器件的潜力 基质。

公开(公告)号：US07067410B2

公开(公告)日：2006-06-27

申请号：US10835182

申请日：2004-04-29

申请人： Karsten Wieczorek ,  Thorsten Kammler ,  Manfred Horstmann

发明人： Karsten Wieczorek ,  Thorsten Kammler ,  Manfred Horstmann

IPC分类号： H01L21/3205

CPC分类号： H01L29/6659 ,  H01L21/26506 ,  H01L21/28518 ,  H01L29/665

摘要： The present invention provides a technique for forming a metal silicide, such as a cobalt disilicide, even at extremely scaled device dimensions without unduly degrading the film integrity of the metal silicide. To this end, an ion implantation may be performed, advantageously with silicon, prior to a final anneal cycle, thereby correspondingly modifying the grain structure of the precursor of the metal silicide.

摘要翻译： 本发明提供了一种用于形成诸如二硅化钴之类的金属硅化物的技术，即使在极度缩放的器件尺寸下，也不会不利地降低金属硅化物的膜完整性。 为此，可以在最终退火循环之前有利地利用硅进行离子注入，从而相应地改变金属硅化物的前体的晶粒结构。

公开(公告)号：US20080081403A1

公开(公告)日：2008-04-03

申请号：US11740072

申请日：2007-04-25

申请人： Andreas Gehring ,  Markus Lenski ,  Jan Hoentschel ,  Thorsten Kammler

发明人： Andreas Gehring ,  Markus Lenski ,  Jan Hoentschel ,  Thorsten Kammler

IPC分类号： H01L21/337

CPC分类号： H01L29/045 ,  H01L21/26506 ,  H01L21/26513 ,  H01L21/268 ,  H01L29/665 ,  H01L29/6659 ,  H01L29/7843

摘要： By appropriately adapting the length direction and width directions of transistor devices with respect to the crystallographic orientation of the semiconductor material such that identical vertical and horizontal growth planes upon re-crystallizing amorphized portions are obtained, the number of corresponding stacking faults may be significantly reduced. Hence, transistor elements with extremely shallow PN junctions may be formed on the basis of pre-amorphization implantation processes while substantially avoiding any undue side effects typically obtained in conventional techniques due to stacking faults.

摘要翻译： 通过适当地适应晶体管器件的长度方向和宽度方向相对于半导体材料的晶体取向，使得在重新结晶非晶化部分时相同的垂直和水平生长面，可以显着地减少对应的堆垛层错的数量。 因此，具有非常浅的PN结的晶体管元件可以基于前非晶化注入工艺形成，同时基本上避免了由于堆垛层错而在常规技术中通常获得的任何不适当的副作用。