公开(公告)号：US07459319B2

公开(公告)日：2008-12-02

申请号：US11681843

申请日：2007-03-05

申请人： Michael C. Smayling ,  Susie Xiuru Yang ,  Michael P. Duane

发明人： Michael C. Smayling ,  Susie Xiuru Yang ,  Michael P. Duane

IPC分类号： H01L23/58 ,  H01L21/00

CPC分类号： H01L21/67253 ,  H01L22/34 ,  H01L2924/0002 ,  H01L2924/00

摘要： A method and apparatus for testing and characterizing features formed on a substrate. In one embodiment, a test structure is provided that includes a test element having a first side and an opposing second side. A first set of one or more structures defining a first region having a first local density are disposed adjacent the first side of the test element. A second set of one or more structures defining a second region having a second local density are disposed adjacent the second side of the test element. A third set of one or more structures defining a third region having a first global density are disposed adjacent the first region. A fourth set of one or more structures defining a fourth region having a second global density are disposed adjacent the second region.

摘要翻译： 一种用于测试和表征在基板上形成的特征的方法和装置。 在一个实施例中，提供了包括具有第一侧和相对的第二侧的测试元件的测试结构。 限定具有第一局部密度的第一区域的一个或多个结构的第一组结构设置在测试元件的第一侧附近。 限定具有第二局部密度的第二区域的一个或多个结构的第二组结构设置在测试元件的第二侧附近。 限定具有第一全局密度的第三区域的一个或多个结构的第三组结构设置在第一区域附近。 限定具有第二全局密度的第四区域的第四组一个或多个结构设置在第二区域附近。

公开(公告)号：US06743685B1

公开(公告)日：2004-06-01

申请号：US09784629

申请日：2001-02-15

申请人： David D. Wu ,  Michael P. Duane ,  Scott D. Luning

发明人： David D. Wu ,  Michael P. Duane ,  Scott D. Luning

IPC分类号： H01L21336

CPC分类号： H01L21/28194 ,  H01L21/26586 ,  H01L21/28202 ,  H01L29/4983 ,  H01L29/51 ,  H01L29/517 ,  H01L29/518 ,  H01L29/66492 ,  H01L29/7833

摘要： A method is provided, the method including forming a gate dielectric above a surface of the substrate and forming a doped-poly gate structure above the gate dielectric, the doped-poly gate structure having an edge region. The method also includes forming a dopant-depleted-poly region in the cage region of the doped-poly gate structure adjacent the gate dielectric.

摘要翻译： 提供了一种方法，所述方法包括在衬底的表面上形成栅极电介质，并在栅极电介质上方形成掺杂多晶硅栅极结构，所述掺杂 - 多晶硅结构具有边缘区域。 该方法还包括在与栅极电介质相邻的掺杂多晶硅栅极结构的笼状区域中形成掺杂剂贫化多晶硅区域。

公开(公告)号：US07196350B2

公开(公告)日：2007-03-27

申请号：US11128133

申请日：2005-05-12

申请人： Michael C. Smayling ,  Susie Xiuru Yang ,  Michael P. Duane

发明人： Michael C. Smayling ,  Susie Xiuru Yang ,  Michael P. Duane

IPC分类号： H01L23/58

CPC分类号： H01L21/67253 ,  H01L22/34 ,  H01L2924/0002 ,  H01L2924/00

摘要： A method and apparatus for testing and characterizing features formed on a substrate. In one embodiment, a test structure is provided that includes a test element having a first side and an opposing second side. A first set of one or more structures defining a first region having a first local density are disposed adjacent the first side of the test element. A second set of one or more structures defining a second region having a second local density are disposed adjacent the second side of the test element. A third set of one or more structures defining a third region having a first global density are disposed adjacent the first region. A fourth set of one or more structures defining a fourth region having a second global density are disposed adjacent the second region.

摘要翻译： 一种用于测试和表征在基板上形成的特征的方法和装置。 在一个实施例中，提供了包括具有第一侧和相对的第二侧的测试元件的测试结构。 限定具有第一局部密度的第一区域的一个或多个结构的第一组结构设置在测试元件的第一侧附近。 限定具有第二局部密度的第二区域的一个或多个结构的第二组结构设置在测试元件的第二侧附近。 限定具有第一全局密度的第三区域的一个或多个结构的第三组结构设置在第一区域附近。 限定具有第二全局密度的第四区域的第四组一个或多个结构设置在第二区域附近。

公开(公告)号：US06727558B1

公开(公告)日：2004-04-27

申请号：US09784790

申请日：2001-02-15

申请人： Michael P. Duane ,  David D. Wu ,  Massud Aminpur ,  Scott D. Luning

发明人： Michael P. Duane ,  David D. Wu ,  Massud Aminpur ,  Scott D. Luning

IPC分类号： H01L21425

CPC分类号： H01L29/0847 ,  H01L21/28123 ,  H01L21/823412 ,  H01L21/823481 ,  H01L29/1079 ,  H01L29/51 ,  H01L29/518 ,  H01L29/665 ,  H01L29/6659

摘要： A method is provided, the method including forming a gate dielectric above a substrate layer, and forming a gate conductor above the gate dielectric. The method also includes forming at least one dielectric isolation structure in the substrate adjacent the gate dielectric.

摘要翻译： 提供了一种方法，该方法包括在衬底层上形成栅极电介质，以及在栅极电介质上方形成栅极导体。 该方法还包括在邻近栅极电介质的衬底中形成至少一个电介质隔离结构。

公开(公告)号：US5686346A

公开(公告)日：1997-11-11

申请号：US622696

申请日：1996-03-26

申请人： Michael P. Duane

发明人： Michael P. Duane

IPC分类号： H01L21/762 ,  H01L21/76

CPC分类号： H01L21/76216 ,  Y10S438/911

摘要： A method for enhancing the thickness of a field oxide layer at perimeters of the field regions is presented. The use of a relatively thin pad oxide layer under a nitride layer reduces lateral encroachment of the field oxide layer into device active areas, but also results in undesirable elevational disparities in an upper surface of the field oxide layer near perimeters. Elevational disparities are created when the field oxide layer grows up and around vertical edges of remaining portions of the patterned nitride layer. An oxide deposition step followed by a directional etch process are used to fill in the elevational disparities, increasing the thickness of the field oxide layer at perimeters of the field regions. In a first embodiment, an oxide layer is deposited over the exposed surface following removal of remaining portions of the nitride layer over device active areas. In a second and third embodiment, oxide layer deposition and etch follow removal of substantially all of the remaining portions of the pad oxide layer and an upper portion of the field oxide layer as to expose the silicon substrate in device active areas. In the third embodiment, a sacrificial oxide layer is grown in and on device active areas prior to oxide layer deposition and etch.

摘要翻译： 提出了一种用于增强场区域周围的场氧化物层厚度的方法。 在氮化物层下面使用相对薄的衬垫氧化物层减少了场氧化物层的横向侵入到器件有源区域中，而且导致近场外场氧化物层的上表面的不希望的高差。 当场氧化物层在图案化氮化物层的剩余部分的垂直边缘生长并且围绕着垂直边缘时产生高度差异。 随后进行定向蚀刻工艺的氧化物沉积步骤用于填充高程差异，增加场区域周边的场氧化物层的厚度。 在第一实施例中，在将氮化物层的剩余部分去除器件有源区域之后，将氧化物层沉积在暴露表面上。 在第二和第三实施例中，氧化物层沉积和蚀刻随后去除衬垫氧化物层的基本上所有其余部分和场氧化物层的上部，以便在器件有源区域中暴露硅衬底。 在第三实施例中，牺牲氧化物层在氧化物层沉积和蚀刻之前生长在器件有源区域中和之上。

公开(公告)号：US4569117A

公开(公告)日：1986-02-11

申请号：US608606

申请日：1984-05-09

申请人： David A. Baglee ,  Michael C. Smayling ,  Michael P. Duane ,  Mamoru Itoh

发明人： David A. Baglee ,  Michael C. Smayling ,  Michael P. Duane ,  Mamoru Itoh

IPC分类号： H01L29/78 ,  H01L21/316 ,  H01L21/76 ,  H01L21/762 ,  H01L29/06 ,  H01L21/82

CPC分类号： H01L21/02238 ,  H01L21/02255 ,  H01L21/31662 ,  H01L21/76216 ,  H01L29/0638

摘要： A method of making MOS integrated circuits employs high-pressure oxidation of the surface of a silicon slice to create thermal field oxide for device isolation. The implant used prior to this oxidation to provide the channel-stop regions beneath the field oxide may be at a lower dosage, and yet the field-transistor threshold voltage is maintained at a high level. Thus, encroachment of the channel stop impurity into the transistor channel is minimized, and higher density devices are permitted.

摘要翻译： 制造MOS集成电路的方法采用硅片表面的高压氧化来产生用于器件隔离的热场氧化物。 在氧化之前使用的植入物提供场氧化物下方的通道停止区域可以是较低的剂量，而场致发射体阈值电压保持在高水平。 因此，将通道阻挡杂质侵入晶体管沟道最小化，并允许更高密度的器件。