公开(公告)号：US5966541A

公开(公告)日：1999-10-12

申请号：US985052

申请日：1997-12-04

申请人： Anant Agarwal

发明人： Anant Agarwal

IPC分类号： G06F9/45

CPC分类号： G06F8/52

摘要： A type mismatch problem in computer programs is said to occur when there is a mismatch between the form or classification of a value encountered during program execution and that anticipated by the program. A method for repairing or testing for many type mismatch problems in programs works by transforming a binary representation of the program into a new binary in which the problem is fixed or identified. The fix or identification is implemented by converting code that operates on variables that can suffer a mismatch into code that correctly accounts for or tests for the mismatch. Static or dynamic correlation methods, and/or control and data flow graphs are used to track certain values, to determine where to install patches and how to adjust branch, jump and procedure call references after patch installation has shifted the target references.

摘要翻译： 据说计算机程序中的类型不匹配问题发生在程序执行期间遇到的值的形式或分类与程序预期的不一致时。 用于修复或测试程序中许多类型不匹配问题的方法通过将程序的二进制表示形式转换成问题被修复或识别的新二进制文件来实现。 修复或识别通过将对可能遭受不匹配的变量进行操作的代码实现，该代码可以正确地解释或测试不匹配的代码。 静态或动态相关方法和/或控制和数据流图用于跟踪某些值，以确定修补程序安装在何处，以及如何在修补程序安装已转移目标引用之后调整分支，跳转和过程调用引用。

公开(公告)号：US09361402B2

公开(公告)日：2016-06-07

申请号：US14143702

申请日：2013-12-30

申请人： Blaine French ,  Shailesh Mungikar ,  Nandan Marathe ,  Anant Agarwal

发明人： Blaine French ,  Shailesh Mungikar ,  Nandan Marathe ,  Anant Agarwal

IPC分类号： G06F17/30

CPC分类号： G06F17/30946 ,  G06F17/30961

摘要： Disclosed herein are system, method, and computer program product embodiments for storing data in a database using a tiered index architecture, An embodiment operates by creating a first tier and assigning a first threshold size to the first tier. When the first tier exceed the first threshold size, the system pushes data from the first tier into a second tier.

摘要翻译： 本文公开了用于使用分层索引架构在数据库中存储数据的系统，方法和计算机程序产品实施例。实施例通过创建第一层并且将第一阈值大小分配给第一层来进行操作。 当第一层超过第一阈值大小时，系统将数据从第一层推送到第二层。

公开(公告)号：US09142662B2

公开(公告)日：2015-09-22

申请号：US13108440

申请日：2011-05-16

申请人： Sei-Hyung Ryu ,  Doyle Craig Capell ,  Lin Cheng ,  Sarit Dhar ,  Charlotte Jonas ,  Anant Agarwal ,  John Palmour

发明人： Sei-Hyung Ryu ,  Doyle Craig Capell ,  Lin Cheng ,  Sarit Dhar ,  Charlotte Jonas ,  Anant Agarwal ,  John Palmour

IPC分类号： H01L29/78 ,  H01L29/06 ,  H01L29/739 ,  H01L29/04 ,  H01L29/16

CPC分类号： H01L29/7802 ,  H01L29/045 ,  H01L29/0696 ,  H01L29/1608 ,  H01L29/7395

摘要： A semiconductor device includes a drift layer having a first conductivity type, a well region in the drift layer having a second conductivity type opposite the first conductivity type, and a source region in the well region, The source region has the first conductivity type and defines a channel region in the well region. The source region includes a lateral source region adjacent the channel region and a plurality of source contact regions extending away from the lateral source region opposite the channel region. A body contact region having the second conductivity type is between at least two of the plurality of source contact regions and is in contact with the well region. A source ohmic contact overlaps at least one of the source contact regions and the body contact region. A minimum dimension of a source contact area of the semiconductor device is defined by an area of overlap between the source ohmic contact and the at least one source contact region.

摘要翻译： 半导体器件包括具有第一导电类型的漂移层，漂移层中具有与第一导电类型相反的第二导电类型的阱区以及阱区中的源极区。源极区具有第一导电类型并且限定 在井区域中的通道区域。 源极区域包括与沟道区域相邻的横向源极区域和远离与沟道区域相对的横向源极区域延伸的多个源极接触区域。 具有第二导电类型的体接触区域在多个源极接触区域中的至少两个之间并且与阱区域接触。 源欧姆触点与源极接触区域和身体接触区域中的至少一个重叠。 半导体器件的源极接触区域的最小尺寸由源极欧姆接触和至少一个源极接触区域之间的重叠区域限定。

公开(公告)号：US20150186549A1

公开(公告)日：2015-07-02

申请号：US14143702

申请日：2013-12-30

申请人： Blaine FRENCH ,  Shailesh Mungikar ,  Nandan Marathe ,  Anant Agarwal

发明人： Blaine FRENCH ,  Shailesh Mungikar ,  Nandan Marathe ,  Anant Agarwal

IPC分类号： G06F17/30

CPC分类号： G06F17/30946 ,  G06F17/30961

摘要： Disclosed herein are system, method, and computer program product embodiments for storing data in a database using a tiered index architecture, An embodiment operates by creating a first tier and assigning a first threshold size to the first tier. When the first tier exceed the first threshold size, the system pushes data from the first tier into a second tier.

摘要翻译： 本文公开了用于使用分层索引架构在数据库中存储数据的系统，方法和计算机程序产品实施例。实施例通过创建第一层并且将第一阈值大小分配给第一层来进行操作。 当第一层超过第一阈值大小时，系统将数据从第一层推送到第二层。

公开(公告)号：US20150186453A1

公开(公告)日：2015-07-02

申请号：US14145453

申请日：2013-12-31

申请人： Anant Agarwal ,  Steven A. Kirk ,  Blaine French ,  Nandan Marathe ,  Shailesh Mungikar ,  Kaushal Mittal

发明人： Anant Agarwal ,  Steven A. Kirk ,  Blaine French ,  Nandan Marathe ,  Shailesh Mungikar ,  Kaushal Mittal

IPC分类号： G06F17/30

CPC分类号： G06F17/30336 ,  G06F17/30327

摘要： Disclosed herein are methods for retrieving data from a database. An embodiment operates searching for a key in a first index. The method determines that the searching will require a storage access request and issues the storage access request. The method continues searching for the key in a second index.

摘要翻译： 这里公开了从数据库检索数据的方法。 实施例操作搜索第一索引中的密钥。 该方法确定搜索将需要存储访问请求并发出存储访问请求。 该方法继续搜索第二个索引中的密钥。

公开(公告)号：US09064710B2

公开(公告)日：2015-06-23

申请号：US13482311

申请日：2012-05-29

申请人： Qingchun Zhang ,  Anant Agarwal ,  Charlotte Jonas

发明人： Qingchun Zhang ,  Anant Agarwal ,  Charlotte Jonas

IPC分类号： H01L29/66 ,  H01L29/06 ,  H01L29/04 ,  H01L29/08 ,  H01L29/10 ,  H01L29/749 ,  H01L29/78 ,  H01L29/16

CPC分类号： H01L29/7813 ,  H01L29/045 ,  H01L29/0615 ,  H01L29/0847 ,  H01L29/0878 ,  H01L29/1095 ,  H01L29/1608 ,  H01L29/749 ,  H01L29/7828

摘要： A transistor structure optimizes current along the A-face of a silicon carbide body to form an AMOSFET that minimizes the JFET effect in the drift region during forward conduction in the on-state. The AMOSFET further shows high voltage blocking ability due to the addition of a highly doped well region that protects the gate corner region in a trench-gated device. The AMOSFET uses the A-face conduction along a trench sidewall in addition to a buried channel layer extending across portions of the semiconductor mesas defining the trench. A doped well extends from at least one of the mesas to a depth within the current spreading layer that is greater than the depth of the trench. A current spreading layer extends between the semiconductor mesas beneath the bottom of the trench to reduce junction resistance in the on-state. A buffer layer between the trench and the deep well further provides protection from field crowding at the trench corner.

摘要翻译： 晶体管结构优化沿着碳化硅本体的A面的电流以形成AMOSFET，其在导通状态下的正向导通期间使漂移区域中的JFET效应最小化。 由于添加了在沟槽门控器件中保护栅极角区域的高掺杂阱区域，AMOSFET进一步显示出高电压阻断能力。 除了在限定沟槽的半导体台面的部分上延伸的掩埋沟道层之外，AMOSFET还沿着沟槽侧壁使用A面导电。 掺杂阱从至少一个台面延伸到电流扩散层内的深度大于沟槽的深度。 电流扩展层在沟槽底部下方的半导体台面之间延伸，以降低导通状态下的结电阻。 沟槽与深井之间的缓冲层进一步提供了防止沟渠角落处的场地挤压的保护。

公开(公告)号：US08745604B1

公开(公告)日：2014-06-03

申请号：US12036573

申请日：2008-02-25

申请人： Anant Agarwal

发明人： Anant Agarwal

IPC分类号： G06F9/45 ,  G06F15/76 ,  G06F15/00

CPC分类号： G06F15/8007 ,  G06F9/30123 ,  G06F9/30189 ,  G06F9/3851 ,  G06F15/17381 ,  G06F15/7867 ,  H03K19/177 ,  H03K19/17704 ,  Y02D10/12 ,  Y02D10/13

摘要： An integrated circuit includes a plurality of tiles. Each tile includes a processor, a switch including switching circuitry to forward data over data paths from other tiles to the processor and to switches of other tiles, and a switch memory that stores instruction streams that are able to operate independently for respective output ports of the switch.

摘要翻译： 集成电路包括多个瓦片。 每个瓦片包括处理器，开关，其包括用于将数据从其他瓦片转发到处理器的数据路径以及其他瓦片的切换的切换电路;以及存储指令流的开关存储器，所述指令流能够独立地对于相应输出端口 开关。

公开(公告)号：US08560780B1

公开(公告)日：2013-10-15

申请号：US13553884

申请日：2012-07-20

申请人： Anant Agarwal ,  Ian R. Bratt ,  Matthew Mattina

发明人： Anant Agarwal ,  Ian R. Bratt ,  Matthew Mattina

IPC分类号： G06F12/00

CPC分类号： G06F12/084 ,  G06F12/0811 ,  G06F12/0815 ,  G06F12/0817

摘要： A multicore processor comprises a plurality of cache memories, and a plurality of processor cores, each associated with one of the cache memories. Each of at least some of the cache memories is configured to maintain at least a portion of the cache memory in which each cache line is dynamically managed as either local to the associated processor core or shared among multiple processor cores.

摘要翻译： 多核处理器包括多个高速缓存存储器和多个处理器核心，每个处理器核心与高速缓冲存储器之一相关联。 至少一些高速缓存存储器中的每一个被配置为保持高速缓冲存储器的至少一部分，其中每个高速缓存行被动态地管理为相关联的处理器核心的本地或在多个处理器核心之间共享。

公开(公告)号：US20130034941A1

公开(公告)日：2013-02-07

申请号：US13196994

申请日：2011-08-03

申请人： Sarit Dhar ,  Sei-Hyung Ryu ,  Anant Agarwal ,  John Robert Williams

发明人： Sarit Dhar ,  Sei-Hyung Ryu ,  Anant Agarwal ,  John Robert Williams

IPC分类号： H01L21/336 ,  H01L21/31

CPC分类号： H01L21/3115 ,  H01L21/049 ,  H01L29/0878 ,  H01L29/1608 ,  H01L29/408 ,  H01L29/51 ,  H01L29/66068 ,  H01L29/78 ,  H01L29/7802

摘要： Methods of forming a semiconductor structure include providing an insulation layer on a semiconductor layer and diffusing cesium ions into the insulation layer from a cesium ion source outside the insulation layer. A MOSFET including an insulation layer treated with cesium ions may exhibit increased inversion layer mobility.

摘要翻译： 形成半导体结构的方法包括在半导体层上提供绝缘层，并且将铯离子从绝缘层外部的铯离子源扩散到绝缘层中。 包括用铯离子处理的绝缘层的MOSFET可能表现出增加的反型层迁移率。

公开(公告)号：US08190855B1

公开(公告)日：2012-05-29

申请号：US12036918

申请日：2008-02-25

申请人： Carl G. Ramey ,  David Wentzlaff ,  Anant Agarwal

发明人： Carl G. Ramey ,  David Wentzlaff ,  Anant Agarwal

IPC分类号： G06F15/00

CPC分类号： G06F9/3885 ,  G06F9/30003 ,  G06F9/34 ,  G06F9/3824 ,  G06F9/3853 ,  G06F15/17381 ,  G06F15/8023 ,  H04L49/101 ,  H04L49/109 ,  H04L49/251

摘要： An integrated circuit comprises a plurality of tiles. Each tile comprises a processor, and a switch including switching circuitry to forward data received over data paths from other tiles to the processor and to switches of other tiles, and to forward data received from the processor to switches of other tiles. The integrated circuit further comprises one or more interface modules including circuitry to transfer data to and from a device external to the tiles; and a sub-port routing network including circuitry to route data between a port of a switch and a plurality of sub-ports coupled to one or more interface modules.

摘要翻译： 集成电路包括多个瓦片。 每个瓦片包括处理器和开关，其包括切换电路，用于将通过数据路径从其他瓦片接收的数据转发到处理器，并转换到其他瓦片，以及将从处理器接收的数据转发到其他瓦片的切换。 集成电路还包括一个或多个接口模块，其包括用于将数据传送到和从外部的设备传输到数据块的电路; 以及子端口路由网络，其包括用于在交换机的端口与耦合到一个或多个接口模块的多个子端口之间路由数据的电路。