公开(公告)号：US08244978B2

公开(公告)日：2012-08-14

申请号：US12707341

申请日：2010-02-17

申请人： Andrew Kegel ,  Mark Hummel ,  Erich Boleyn

发明人： Andrew Kegel ,  Mark Hummel ,  Erich Boleyn

IPC分类号： G06F12/00

CPC分类号： G06F12/1081 ,  G06F12/1027 ,  G06F2212/6028 ,  G06F2212/654

摘要： Embodiments allow a smaller, simpler hardware implementation of an input/output memory management unit (IOMMU) having improved translation behavior that is independent of page table structures and formats. Embodiments also provide device-independent structures and methods of implementation, allowing greater generality of software (fewer specific software versions, in turn reducing development costs).

摘要翻译： 实施例允许具有独立于页表结构和格式的改进的翻译行为的输入/输出存储器管理单元（IOMMU）的更小，更简单的硬件实现。 实施例还提供了与设备无关的结构和实现方法，允许更大程度的软件通用性（较少的特定软件版本，从而降低开发成本）。

公开(公告)号：US07596742B1

公开(公告)日：2009-09-29

申请号：US11379864

申请日：2006-04-24

申请人： Mark Hummel

发明人： Mark Hummel

IPC分类号： H03M13/00

CPC分类号： H03M13/09 ,  H04L1/0061 ,  H04L25/14

摘要： A communication protocol that allows an inserted control packet to immediately follow another control packet can be more robust to single bit errors when the two types of control packets can be distinguished using transmitted control signals to perform packet framing without having to examine the contents of the control packet.

摘要翻译： 当使用发送的控制信号来区分两种类型的控制分组来执行分组成帧时，允许插入的控制分组立即跟随另一个控制分组的通信协议对于单个比特错误更加鲁棒，而不必检查控制的内容 包。

公开(公告)号：US20070038799A1

公开(公告)日：2007-02-15

申请号：US11503375

申请日：2006-08-11

申请人： Mark Hummel ,  Michael Haertel ,  Andrew Lueck ,  Mitchell Alsup ,  William Hughes ,  Geoffrey Strongin

发明人： Mark Hummel ,  Michael Haertel ,  Andrew Lueck ,  Mitchell Alsup ,  William Hughes ,  Geoffrey Strongin

IPC分类号： G06F12/08 ,  G06F12/00

CPC分类号： G06F12/1027 ,  G06F12/1081 ,  G06F12/145

摘要： In one embodiment, an input/output memory management unit (IOMMU) comprises a cache to cache translation data from memory; and a control unit coupled to the cache. The control unit is configured to implement address translation and memory protection for memory requests sourced by one or more input/output (I/O) devices. The memory requests sourced by the I/O devices travel in one or more first virtual channels, and the control unit is configured to transmit memory requests sourced by the control unit in at least a second virtual channel separate from the first virtual channels.

摘要翻译： 在一个实施例中，输入/输出存储器管理单元（IOMMU）包括高速缓存以从存储器缓存转换数据; 以及耦合到高速缓存的控制单元。 控制单元被配置为对由一个或多个输入/输出（I / O）设备提供的存储器请求实现地址转换和存储器保护。 由I / O设备提供的存储器请求在一个或多个第一虚拟通道中行进，并且控制单元被配置为在与第一虚拟通道分离的至少第二虚拟通道中发送由控制单元提供的存储器请求。

公开(公告)号：US08806025B2

公开(公告)日：2014-08-12

申请号：US13531890

申请日：2012-06-25

申请人： Mark Hummel ,  David E. Mayhew ,  Michael J. Osborn ,  Anton Chernoff ,  Venkata S. Krishnan

发明人： Mark Hummel ,  David E. Mayhew ,  Michael J. Osborn ,  Anton Chernoff ,  Venkata S. Krishnan

IPC分类号： G06F15/16 ,  H04L12/00 ,  H04Q1/00 ,  H04W76/00 ,  H04Q3/00

CPC分类号： H04L12/00 ,  G06F13/4022 ,  G06F2213/0058 ,  G06F2213/3808 ,  H04L49/70 ,  H04Q1/00 ,  H04Q3/00 ,  H04W76/00 ,  Y02D10/14 ,  Y02D10/151

摘要： Described is an aggregation device comprising a plurality of virtual network interface cards (vNICs) and an input/output (I/O) processing complex. The vNICs are in communication with a plurality of processing devices. Each processing device has at least one virtual machine (VM). The I/O processing complex is between the vNICs and at least one physical NIC. The I/O processing complex includes at least one proxy NIC and a virtual switch. The virtual switch exchanges data with a processing device of the plurality of processing devices via a communication path established by a vNIC of the plurality of vNICs between the at least one VM and at least one proxy NIC.

摘要翻译： 描述了包括多个虚拟网络接口卡（vNIC）和输入/输出（I / O）处理复合体的聚合设备。 vNIC与多个处理设备通信。 每个处理设备具有至少一个虚拟机（VM）。 I / O处理复合体位于vNIC和至少一个物理网卡之间。 I / O处理复合体包括至少一个代理NIC和虚拟交换机。 虚拟交换机通过由至少一个VM和至少一个代理NIC之间的多个vNIC的vNIC建立的通信路径与多个处理设备的处理设备交换数据。

公开(公告)号：US08615637B2

公开(公告)日：2013-12-24

申请号：US12878223

申请日：2010-09-09

申请人： Philip J. Rogers ,  Warren Fritz Kruger ,  Mark Hummel ,  Eric Demers

发明人： Philip J. Rogers ,  Warren Fritz Kruger ,  Mark Hummel ,  Eric Demers

IPC分类号： G06F12/08 ,  G06F13/368

CPC分类号： G06F3/14 ,  G06F12/0835 ,  G09G5/001 ,  G09G5/363 ,  G09G5/393 ,  G09G2350/00 ,  G09G2360/121

摘要： A processing system is provided. The processing system includes a first processing unit coupled to a first memory and a second processing unit coupled to a second memory. The second memory comprises a coherent memory and a private memory that is private to the second processing unit.

摘要翻译： 提供处理系统。 处理系统包括耦合到第一存储器的第一处理单元和耦合到第二存储器的第二处理单元。 第二存储器包括对第二处理单元是私有的相干存储器和专用存储器。

公开(公告)号：US20130147821A1

公开(公告)日：2013-06-13

申请号：US13324443

申请日：2011-12-13

申请人： Warren Fritz Kruger ,  Philip J. Rogers ,  Mark Hummel

发明人： Warren Fritz Kruger ,  Philip J. Rogers ,  Mark Hummel

IPC分类号： G06F13/00 ,  G06F12/00

CPC分类号： G06F12/08

摘要： In an embodiment, a method of processing memory requests in a first processing device is provided. The method includes generating a memory request associated with a memory address located in an unpinned memory space managed by an operating system running on a second processing device; and responsive to a determination that the memory address is not resident in a physical memory, transmitting a message to the second processing device. In response to the message, the operating system controls the second processing device to bring the memory address into the physical memory.

摘要翻译： 在一个实施例中，提供了一种在第一处理设备中处理存储器请求的方法。 该方法包括：产生与位于由在第二处理设备上运行的操作系统管理的未被固定的存储器空间中的存储器地址相关联的存储器请求; 并且响应于所述存储器地址不驻留在物理存储器中的确定，向第二处理设备发送消息。 响应于该消息，操作系统控制第二处理设备以使存储器地址进入物理存储器。

公开(公告)号：US20130070515A1

公开(公告)日：2013-03-21

申请号：US13616142

申请日：2012-09-14

申请人： David Mayhew ,  Mark Hummel ,  Michael Ignatowski

发明人： David Mayhew ,  Mark Hummel ,  Michael Ignatowski

IPC分类号： G11C11/00

CPC分类号： G11C13/0002 ,  G11C5/005 ,  G11C11/4125 ,  G11C14/0045 ,  H03K19/0016 ,  H03K19/0019

摘要： A method and apparatus for controlling state information retention determines at least a state information save or restore condition for at least one processing circuit such as one or more CPU or GPU cores or pipelines, in an integrated circuit. In response to determining the state information save or restore condition, the method and apparatus controls either or both of saving or restoring of state information for different virtual machines operating on the processing circuit, into corresponding on-die persistent passive variable resistance memory. The state information save or restore condition is a virtual machine level state information save or restore condition. State information for each of differing virtual machines is saved or restored from differing on-die passive variable resistance memory cells that are assigned on a per-virtual machine basis.

摘要翻译： 用于控制状态信息保持的方法和装置至少确定集成电路中至少一个处理电路（例如一个或多个CPU或GPU核心或管线）的状态信息保存或恢复条件。 响应于确定状态信息保存或恢复条件，该方法和装置控制将处理电路上运行的不同虚拟机的状态信息的保存或恢复中的任一个或两者转换为相应的裸片上持续的可变电阻存储器。 状态信息保存或恢复条件是虚拟机级状态信息保存或恢复条件。 每个不同虚拟机的状态信息由在每个虚拟机基础上分配的不同的片上可变电阻存储器单元进行保存或恢复。

公开(公告)号：US20120188258A1

公开(公告)日：2012-07-26

申请号：US13289304

申请日：2011-11-04

申请人： Rex MCCRARY ,  Michael Houston ,  Philip J. Rogers ,  Gongxian Jeffrey Cheng ,  Mark Hummel ,  Paul Blinzer

发明人： Rex MCCRARY ,  Michael Houston ,  Philip J. Rogers ,  Gongxian Jeffrey Cheng ,  Mark Hummel ,  Paul Blinzer

IPC分类号： G06F15/16

CPC分类号： G06F9/545 ,  G06F9/544

摘要： A method, system, and computer program product are disclosed for providing improved access to accelerated processing device compute resources to user mode applications. The functionality disclosed allows user mode applications to provide commands to an accelerated processing device without the need for kernel mode transitions in order to access a unified ring buffer. Instead, applications are each provided with their own buffers, which the accelerated processing device hardware can access to process commands. With full operating system support, user mode applications are able to utilize the accelerated processing device in much the same way as a CPU.

摘要翻译： 公开了一种方法，系统和计算机程序产品，用于提供对用户模式应用的加速处理设备计算资源的改进访问。 所公开的功能允许用户模式应用程序向加速处理设备提供命令，而不需要内核模式转换以便访问统一的环形缓冲区。 相反，应用程序各自提供有自己的缓冲区，加速处理设备硬件可以访问进程命令。 通过完整的操作系统支持，用户模式应用程序能够以与CPU相同的方式利用加速处理设备。

公开(公告)号：US09606936B2

公开(公告)日：2017-03-28

申请号：US13309748

申请日：2011-12-02

申请人： Andy Kegel ,  Mark Hummel ,  Tony Asaro ,  Philip Ng

发明人： Andy Kegel ,  Mark Hummel ,  Tony Asaro ,  Philip Ng

IPC分类号： G06F12/10 ,  G06F12/1081 ,  G06F12/1009 ,  G06F12/109

CPC分类号： G06F12/1081 ,  G06F12/1009 ,  G06F12/1036 ,  G06F12/109 ,  G06F2212/151 ,  Y02D10/13

摘要： Methods, systems, and computer readable media generalize control registers in the context of memory address translations for I/O devices. A method includes maintaining a table including a plurality of concurrently available control register base pointers each associated with a corresponding input/output (I/O) device, associating each control register base pointer with a first translation from a guest virtual address (GVA) to a guest physical address (GPA) and a second translation from the GPA to a system physical address (SPA), and operating the first and second translations concurrently for the plurality of I/O devices.

公开(公告)号：US09137173B2

公开(公告)日：2015-09-15

申请号：US13526973

申请日：2012-06-19

申请人： David E. Mayhew ,  Mark Hummel ,  Michael J. Osborn

发明人： David E. Mayhew ,  Mark Hummel ,  Michael J. Osborn

IPC分类号： G06F15/173 ,  H04L12/933

CPC分类号： G06F3/0604 ,  G06F3/0631 ,  G06F3/0673 ,  H04L49/103

摘要： Described are aggregation devices and methods for interconnecting server nodes. The aggregation device can include an input region, an output region, and a memory switch. The input region includes a plurality of input ports. The memory switch has a shared through silicon via (TSV) memory coupled to the input ports for temporarily storing data received at the input ports from a plurality of source devices. The output region includes a plurality of output ports coupled to the TSV memory. The output ports provide the data to a plurality of destination devices. A memory allocation system coordinates a transfer of the data from the source devices to the TSV memory. The output ports receive and process the data from the TSV memory independently of a communication from the input ports.

摘要翻译： 描述了用于互连服务器节点的聚合设备和方法。 聚合设备可以包括输入区域，输出区域和存储器开关。 输入区域包括多个输入端口。 存储器开关具有耦合到输入端口的共享的硅通孔（TSV）存储器，用于临时存储在来自多个源装置的输入端口接收的数据。 输出区域包括耦合到TSV存储器的多个输出端口。 输出端口将数据提供给多个目标设备。 存储器分配系统协调从源设备到TSV存储器的数据传输。 输出端口接收和处理来自TSV存储器的数据，而与输入端口的通信无关。