利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

7 条记录 (耗时 0.025 秒)

    IOMMU architected TLB support
    1.
    发明授权
    IOMMU architected TLB support 有权
    IOMMU架构了TLB支持

    公开(公告)号：US08244978B2

    公开(公告)日：2012-08-14

    申请号：US12707341

    申请日：2010-02-17

    申请人： Andrew Kegel ,  Mark Hummel ,  Erich Boleyn

    发明人： Andrew Kegel ,  Mark Hummel ,  Erich Boleyn

    IPC分类号： G06F12/00

    CPC分类号： G06F12/1081 ,  G06F12/1027 ,  G06F2212/6028 ,  G06F2212/654

    摘要： Embodiments allow a smaller, simpler hardware implementation of an input/output memory management unit (IOMMU) having improved translation behavior that is independent of page table structures and formats. Embodiments also provide device-independent structures and methods of implementation, allowing greater generality of software (fewer specific software versions, in turn reducing development costs).

    摘要翻译： 实施例允许具有独立于页表结构和格式的改进的翻译行为的输入/输出存储器管理单元（IOMMU）的更小，更简单的硬件实现。 实施例还提供了与设备无关的结构和实现方法，允许更大程度的软件通用性（较少的特定软件版本，从而降低开发成本）。

    IOMMU Architected TLB Support
    2.
    发明申请
    IOMMU Architected TLB Support 有权
    IOMMU架构的TLB支持

    公开(公告)号：US20110202724A1

    公开(公告)日：2011-08-18

    申请号：US12707341

    申请日：2010-02-17

    申请人： Andrew G. KEGEL ,  Mark Hummel ,  Erich Boleyn

    发明人： Andrew G. KEGEL ,  Mark Hummel ,  Erich Boleyn

    IPC分类号： G06F12/10 ,  G06F12/08

    CPC分类号： G06F12/1081 ,  G06F12/1027 ,  G06F2212/6028 ,  G06F2212/654

    摘要： Embodiments allow a smaller, simpler hardware implementation of an input/output memory management unit (IOMMU) having improved translation behavior that is independent of page table structures and formats. Embodiments also provide device-independent structures and methods of implementation, allowing greater generality of software (fewer specific software versions, in turn reducing development costs).

    摘要翻译： 实施例允许具有独立于页表结构和格式的改进的翻译行为的输入/输出存储器管理单元（IOMMU）的更小，更简单的硬件实现。 实施例还提供了与设备无关的结构和实现方法，允许更大程度的软件通用性（较少的特定软件版本，从而降低开发成本）。

    Hypervisor isolation of processor cores to enable computing accelerator cores
    3.
    发明授权
    Hypervisor isolation of processor cores to enable computing accelerator cores 有权
    管理程序隔离处理器内核，以实现计算加速器核心

    公开(公告)号：US09058183B2

    公开(公告)日：2015-06-16

    申请号：US12648592

    申请日：2009-12-29

    申请人： Thomas R. Woller ,  Patryk Kaminski ,  Erich Boleyn ,  Keith A. Lowery ,  Benjamin C. Serebrin

    发明人： Thomas R. Woller ,  Patryk Kaminski ,  Erich Boleyn ,  Keith A. Lowery ,  Benjamin C. Serebrin

    IPC分类号： G06F9/44 ,  G06F9/455 ,  G06F9/50

    CPC分类号： G06F9/4406 ,  G06F9/45545 ,  G06F9/5083 ,  G06F2009/45579 ,  G06F2209/509

    摘要： Techniques for utilizing processor cores include sequestering processor cores for use independently from an operating system. In at least one embodiment of the invention, a method includes executing an operating system on a first subset of cores including one or more cores of a plurality of cores of a computer system. The operating system executes as a guest under control of a virtual machine monitor. The method includes executing work for an application on a second subset of cores including one or more cores of the plurality of cores. The first and second subsets of cores are mutually exclusive and the second subset of cores is not visible to the operating system. In at least one embodiment, the method includes sequestering the second subset of cores from the operating system.

    摘要翻译： 利用处理器核心的技术包括独立于操作系统使用的处理器核心。 在本发明的至少一个实施例中，一种方法包括在包括计算机系统的多个核心的一个或多个核心的核心的第一子集上执行操作系统。 操作系统作为虚拟机监视器控制的guest虚拟机执行。 该方法包括对包括多个核心中的一个或多个核心的第二核心子集执行应用程序的工作。 核心的第一和第二子集是相互排斥的，并且核心的第二子集对于操作系统是不可见的。 在至少一个实施例中，该方法包括从操作系统隔离第二核心子集。

    HYPERVISOR ISOLATION OF PROCESSOR CORES
    4.
    发明申请
    HYPERVISOR ISOLATION OF PROCESSOR CORES 有权
    加工商的高分离分离

    公开(公告)号：US20110161955A1

    公开(公告)日：2011-06-30

    申请号：US12648592

    申请日：2009-12-29

    申请人： Thomas R. Woller ,  Patryk Kaminski ,  Erich Boleyn ,  Keith A. Lowery ,  Benjamin C. Serebrin

    发明人： Thomas R. Woller ,  Patryk Kaminski ,  Erich Boleyn ,  Keith A. Lowery ,  Benjamin C. Serebrin

    IPC分类号： G06F9/455 ,  G06F15/76 ,  G06F9/02

    CPC分类号： G06F9/4406 ,  G06F9/45545 ,  G06F9/5083 ,  G06F2009/45579 ,  G06F2209/509

    摘要： Techniques for utilizing processor cores include sequestering processor cores for use independently from an operating system. In at least one embodiment of the invention, a method includes executing an operating system on a first subset of cores including one or more cores of a plurality of cores of a computer system. The operating system executes as a guest under control of a virtual machine monitor. The method includes executing work for an application on a second subset of cores including one or more cores of the plurality of cores. The first and second subsets of cores are mutually exclusive and the second subset of cores is not visible to the operating system. In at least one embodiment, the method includes sequestering the second subset of cores from the operating system.

    摘要翻译： 利用处理器核心的技术包括独立于操作系统使用的处理器核心。 在本发明的至少一个实施例中，一种方法包括在包括计算机系统的多个核心的一个或多个核心的核心的第一子集上执行操作系统。 操作系统作为虚拟机监视器控制的guest虚拟机执行。 该方法包括对包括多个核心中的一个或多个核心的第二核心子集执行应用程序的工作。 核心的第一和第二子集是相互排斥的，并且核心的第二子集对于操作系统是不可见的。 在至少一个实施例中，该方法包括从操作系统隔离第二核心子集。

    VIRTUAL MACHINE DEVICE AND METHODS THEREOF
    5.
    发明申请
    VIRTUAL MACHINE DEVICE AND METHODS THEREOF 审中-公开
    虚拟机器件及其方法

    公开(公告)号：US20110107328A1

    公开(公告)日：2011-05-05

    申请号：US12610640

    申请日：2009-11-02

    申请人： Benjamin C. Serebrin ,  David S. Christie ,  Erich Boleyn ,  Michael P. Hohmuth

    发明人： Benjamin C. Serebrin ,  David S. Christie ,  Erich Boleyn ,  Michael P. Hohmuth

    IPC分类号： G06F9/455 ,  G06F9/46

    CPC分类号： G06F9/45533 ,  G06F9/485 ,  G06F9/5077 ,  G06F11/3419 ,  G06F2201/815 ,  G06F2201/86 ,  G06F2201/865 ,  G06F2201/88

    摘要： A data processing device is configured such that, during a loop executed by a guest, the device executes a PAUSE instruction. In response to executing a PAUSE instruction, the data processing device determines a relationship between the current PAUSE instruction and a previously executed PAUSE instruction. For example, the data processing device can determine the amount of time that has elapsed between the PAUSE instructions. Based on the relationship between the current and previous pause instructions, the data processing device can reset the counter to a reset value, or adjust (i.e. increment or decrement) the counter by a defined amount.

    摘要翻译： 数据处理装置被配置为使得在由访客执行的循环期间，设备执行暂停指令。 响应于执行PAUSE指令，数据处理设备确定当前PAUSE指令与先前执行的PAUSE指令之间的关系。 例如，数据处理设备可以确定在PAUSE指令之间经过的时间量。 基于当前暂停指令和先前暂停指令之间的关系，数据处理装置可以将计数器复位为复位值，或者将计数器调整（即递增或减量）定义的量。