公开(公告)号：US20130114420A1

公开(公告)日：2013-05-09

申请号：US13722942

申请日：2012-12-20

申请人： Theodore Z. Schoenborn ,  Andrew W. Martwick ,  David S. Dunning

发明人： Theodore Z. Schoenborn ,  Andrew W. Martwick ,  David S. Dunning

IPC分类号： H04L12/26

CPC分类号： G06F11/27 ,  G01R31/31716 ,  H04L43/50

摘要： In some embodiments, a chip comprises control circuitry to provide inband signals, inband output ports, and transmitters to transmit the inband signals to the inband output ports. The control circuitry selectively includes loopback initiating commands in the inband signals. Other embodiments are described and claimed.

摘要翻译： 在一些实施例中，芯片包括控制电路，以提供带内信号，带内输出端口和发射器，以将带内信号传输到带内输出端口。 控制电路选择性地包括带内信号中的回送启动命令。 描述和要求保护其他实施例。

公开(公告)号：US20110176431A1

公开(公告)日：2011-07-21

申请号：US13073254

申请日：2011-03-28

申请人： Theodore Z. Schoenborn ,  Andrew W. Martwick ,  David S. Dunning

发明人： Theodore Z. Schoenborn ,  Andrew W. Martwick ,  David S. Dunning

IPC分类号： H04L12/26

CPC分类号： G06F11/27 ,  G01R31/31716 ,  H04L43/50

摘要： In some embodiments, a chip comprises control circuitry to provide inband signals, inband output ports, and transmitters to transmit the inband signals to the inband output ports. The control circuitry selectively includes loopback initiating commands in the inband signals. Other embodiments are described and claimed.

摘要翻译： 在一些实施例中，芯片包括控制电路，以提供带内信号，带内输出端口和发射器，以将带内信号传输到带内输出端口。 控制电路选择性地包括带内信号中的回送启动命令。 描述和要求保护其他实施例。

公开(公告)号：US07957428B2

公开(公告)日：2011-06-07

申请号：US10850809

申请日：2004-05-21

申请人： Maurice B. Steinman ,  Rahul R. Shah ,  Naveen Cherukuri ,  Aaron T. Spink ,  Allen J. Baum ,  Sanjay Dabral ,  Tim Frodsham ,  David S. Dunning ,  Theodore Z. Schoenborn

发明人： Maurice B. Steinman ,  Rahul R. Shah ,  Naveen Cherukuri ,  Aaron T. Spink ,  Allen J. Baum ,  Sanjay Dabral ,  Tim Frodsham ,  David S. Dunning ,  Theodore Z. Schoenborn

IPC分类号： H04J3/04

CPC分类号： G06F13/4018 ,  G06F13/4009 ,  Y02D10/14 ,  Y02D10/151

摘要： Embodiments of the invention provide an algorithm for dividing a link into one or more reduced-width links. For one embodiment of the invention, a multiplexing scheme is employed to effect a bit transmission order required by a particular cyclic redundancy check. The multiplexed output bits are then swizzled on-chip to reduce on-board routing congestion.

摘要翻译： 本发明的实施例提供了一种用于将链路划分成一个或多个缩小宽度链路的算法。 对于本发明的一个实施例，采用复用方案来实现特定循环冗余校验所需的位传输顺序。 多路复用的输出位随后在芯片上转动，以减少车载路由拥塞。

公开(公告)号：US07746795B2

公开(公告)日：2010-06-29

申请号：US10897609

申请日：2004-07-23

申请人： Tim Frodsham ,  Naveen Cherukuri ,  Sanjay Dabral ,  David S. Dunning ,  Theodore Z. Schoenborn ,  Lakshminarayan Krishnamurty

发明人： Tim Frodsham ,  Naveen Cherukuri ,  Sanjay Dabral ,  David S. Dunning ,  Theodore Z. Schoenborn ,  Lakshminarayan Krishnamurty

IPC分类号： G01R31/08

CPC分类号： H04L43/50 ,  H04L41/082 ,  H04L69/40

摘要： A loopback test to test a communication link for a layered interface where in a master agent programs the electrical parameters for the slave agent, such as, the offset, timing, and current compensation with a loopback control register. The slave agent's transmitter and receiver are independently controlled and the master agent may use a slave-echoed data test pattern to detect errors and subsequently sets the appropriate status bits in a loop back status register

摘要翻译： 用于测试分层接口的通信链路的环回测试，其中主代理程序使用环回控制寄存器编程用于从属代理的电参数，例如偏移，定时和电流补偿。 从属代理的发送器和接收器是独立控制的，主代理可以使用从属回波数据测试模式来检测错误，并随后在循环状态寄存器中设置适当的状态位

公开(公告)号：US20100027564A1

公开(公告)日：2010-02-04

申请号：US12511239

申请日：2009-07-29

申请人： Tim Frodsham ,  Naveen Cherukuri ,  Sanjay Darbal ,  David S. Dunning ,  Theodore Z. Schoenborn ,  Lakshminarayan Krishnamurty ,  Aaron T. Spink

发明人： Tim Frodsham ,  Naveen Cherukuri ,  Sanjay Darbal ,  David S. Dunning ,  Theodore Z. Schoenborn ,  Lakshminarayan Krishnamurty ,  Aaron T. Spink

IPC分类号： H04L29/02

CPC分类号： H04W52/0287 ,  Y02D70/00

摘要： A predetermined network packet is utilized for power reduction in either or both of a transmitter and receiver when information is not needed. Upon detection of the predetermined network packet type, various portions of the transmitter and/or receiver may be clock gated or powered down.

摘要翻译： 当不需要信息时，预定的网络分组被用于发射机和接收机中的任一个或两者中的功率降低。 在检测到预定网络分组类型时，发射机和/或接收机的各个部分可以是时钟门控或掉电。

公开(公告)号：US07639701B2

公开(公告)日：2009-12-29

申请号：US09984370

申请日：2001-10-30

申请人： Ken Drottar ,  David S. Dunning

发明人： Ken Drottar ,  David S. Dunning

IPC分类号： H04L12/28

CPC分类号： H04L1/0057 ,  H04L1/0059 ,  H04L1/0072 ,  H04L1/16 ,  H04L1/1635 ,  H04L1/1806 ,  H04L1/1835 ,  H04L1/1877 ,  H04L1/188 ,  H04L1/1883 ,  H04L29/06 ,  H04L43/0811 ,  H04L67/10 ,  H04L67/2804 ,  H04L67/2819 ,  H04L69/14 ,  H04L69/22 ,  H04L69/26 ,  H04L69/32 ,  H04L69/324 ,  H04L2001/0092 ,  H04L2001/0096

摘要： A method is provided for transmitting a packet including information describing a bus transaction to be executed at a remote device. A bus transaction is detected on a first bus and a network packet is generated for transmission over a network. The network packet includes an opcode describing the type of bus transaction. One or more control signals of the bus transaction map directly to one or more bits of the opcode to simplify decoding or converting of the bus transaction to the opcode. The packet is transmitted to a remote device and the bus transaction is then replayed at a second bus. In addition, the packet includes a data field having a size that is a multiple of a cache line size. The packet includes separate CRCs for the data and header. The packet also includes a transaction ID to support split transactions over the network. Also, fields in the packet header are provided in a particular order to improve switching efficiency.

公开(公告)号：US07324458B2

公开(公告)日：2008-01-29

申请号：US10394363

申请日：2003-03-21

申请人： Theodore Z. Schoenborn ,  Andrew W. Martwick ,  David S. Dunning

发明人： Theodore Z. Schoenborn ,  Andrew W. Martwick ,  David S. Dunning

IPC分类号： H04J1/16 ,  H04J3/14

CPC分类号： G06F11/27 ,  G01R31/31716 ,  H04L43/50

摘要： In some embodiments, a chip comprises control circuitry to provide inband signals, inband output ports, and transmitters to transmit the inband signals to the inband output ports. The control circuitry selectively includes loopback initiating commands in the inband signals. Other embodiments are described and claimed.

摘要翻译： 在一些实施例中，芯片包括控制电路，以提供带内信号，带内输出端口和发射器，以将带内信号传输到带内输出端口。 控制电路选择性地包括带内信号中的回送启动命令。 描述和要求保护其他实施例。

公开(公告)号：US07209907B2

公开(公告)日：2007-04-24

申请号：US10877355

申请日：2004-06-25

申请人： Naveen Cherukuri ,  Sanjay Dabral ,  David S. Dunning ,  Tim Frodsham ,  Theodore Z. Schoenborn ,  Santanu Chaudhuri

发明人： Naveen Cherukuri ,  Sanjay Dabral ,  David S. Dunning ,  Tim Frodsham ,  Theodore Z. Schoenborn ,  Santanu Chaudhuri

IPC分类号： G06N5/00

CPC分类号： H04L25/14 ,  H04L7/0025 ,  H04L7/005 ,  H04L7/033

摘要： A method and apparatus for retraining skew compensation in an interface is presented. In one embodiment, a retraining interval is determined, and counters in the transmitting agent and receiving agent count up until the retraining interval is reached. A tracking unit used to select one of several interpolated clocks may then be powered up, and a special retraining phit may be sent across the interface. During the retraining process, the transfer of flits into and out of the flow-control mechanism may be inhibited. When the retraining process is finished, the tracking unit may be powered down.

摘要翻译： 提出了一种用于在接口中重新训练偏斜补偿的方法和装置。 在一个实施例中，确定再培训间隔，并且发送代理和接收代理中的计数器向上计数直到达到再培训间隔。 然后，用于选择几个内插时钟之一的跟踪单元可以被加电，并且可以跨接口发送特殊的再培养phit。 在再培训过程中，可以抑制流入和流出控制机构的流动。 当再培训过程完成时，跟踪单元可能被关闭。

公开(公告)号：US07203872B2

公开(公告)日：2007-04-10

申请号：US10882966

申请日：2004-06-30

申请人： Tim Frodsham ,  Lakshminarayan Krishnamurty ,  Naveen Cherukuri ,  Sanjay Dabral ,  David S. Dunning ,  Theodore Z. Schoenborn

发明人： Tim Frodsham ,  Lakshminarayan Krishnamurty ,  Naveen Cherukuri ,  Sanjay Dabral ,  David S. Dunning ,  Theodore Z. Schoenborn

IPC分类号： G01R31/28 ,  G06F11/00

CPC分类号： G06F11/27

摘要： A software self test engine is executed from a cache of a processor. The software self test engine is executed using an execution engine of the processor to perform a physical layer self test. The physical layer self test is performed by transmitting a test vector from the execution engine under control of the self test engine to an input/output (“I/O”) unit of the processor along a datapath coupling the execution engine to the I/O unit. The test vector is transmitted along a loop back path including the I/O unit and the datapath to test a hardware device along the loop back path.

摘要翻译： 从处理器的缓存执行软件自检引擎。 使用处理器的执行引擎执行软件自检引擎，以执行物理层自检。 通过在自检引擎的控制下将来自执行引擎的测试向量发送到处理器的输入/输出（“I / O”）单元，沿着将执行引擎耦合到I / O的数据通路执行物理层自检， O单位。 测试向量沿着包括I / O单元和数据通路的环回路径传输，以沿着循环路径测试硬件设备。

公开(公告)号：US06446235B1

公开(公告)日：2002-09-03

申请号：US09386474

申请日：1999-08-31

申请人： Ken Drottar ,  David S. Dunning ,  Richard S. Jensen ,  Joseph E. Pelissier

发明人： Ken Drottar ,  David S. Dunning ,  Richard S. Jensen ,  Joseph E. Pelissier

IPC分类号： G06F1110

CPC分类号： H04L1/0061 ,  H03M13/09 ,  H04L1/0041

摘要： An error detection technique uses a cumulative error detecting code (such as a cumulative CRC checksum or the like). At the source node (transmitter side) an error detecting code of a previous cell is stored. The next cell to be transmitted is received and the error detecting code of the previous cell is appended to the next cell. A next error detecting code is calculated as a function of at least a portion of the next cell to be transmitted and the previous error detecting code appended thereto. The previous error detecting code appended to the next cell is replaced with the next error detecting code, and the next cell including the next error detecting code appended thereto is transmitted. In this manner, the cumulative error detecting code is calculated over the current cell and a previous error detecting code. Thus, the cumulative error detecting code can be used to detect bit errors in each individual cell as well as to detect one or more missing or dropped cells.

摘要翻译： 错误检测技术使用累积检错码（如累积CRC校验和等）。 在源节点（发射机侧），存储先前小区的错误检测码。 接收到要发送的下一个小区，并将上一个小区的错误检测码追加到下一个小区。 根据要发送的下一个小区的至少一部分和附加的先前的错误检测码，计算下一个错误检测码。 附加到下一个单元的先前错误检测码被下一个错误检测码替换，并且发送包括附加在其上的下一个检错码的下一个单元。 以这种方式，在当前小区和先前的错误检测码上计算累积检错码。 因此，可以使用累积检错码来检测每个单独的单元中的位错误，以及检测一个或多个丢失或丢弃的单元。