公开(公告)号：US08669990B2

公开(公告)日：2014-03-11

申请号：US12655577

申请日：2009-12-31

Applicant: Eric Sprangle ,  Matthew Craighead ,  Chris Goodman ,  Belliappa Kuttanna

Inventor： Eric Sprangle ,  Matthew Craighead ,  Chris Goodman ,  Belliappa Kuttanna

IPC: G06T1/00 ,  G06F15/00 ,  G06F15/16 ,  G06F15/167

CPC classification number: G06T1/20

Abstract: A technique to share execution resources. In one embodiment, a CPU and a GPU share resources according to workload, power considerations, or available resources by scheduling or transferring instructions and information between the CPU and GPU.

Abstract translation: 一种共享执行资源的技术。 在一个实施例中，CPU和GPU根据工作负载，功率注意事项或可用资源通过在CPU和GPU之间调度或传送指令和信息来共享资源。

公开(公告)号：US08615647B2

公开(公告)日：2013-12-24

申请号：US12220092

申请日：2008-07-22

Applicant: Herbert Hum ,  Eric Sprangle ,  Doug Carmean ,  Rajesh Kumar

Inventor： Herbert Hum ,  Eric Sprangle ,  Doug Carmean ,  Rajesh Kumar

IPC: G06F1/32

CPC classification number: G06F1/3293 ,  G06F1/206 ,  G06F1/3203 ,  G06F1/3206 ,  G06F1/3228 ,  G06F1/324 ,  G06F1/3287 ,  G06F1/3296 ,  G06F9/3869 ,  G06F9/461 ,  G06F9/5088 ,  G06F9/5094 ,  G06F12/0875 ,  G06F13/24 ,  G06F2209/5017 ,  G06F2212/452 ,  G06T1/20 ,  Y02B70/10 ,  Y02B70/1425 ,  Y02B70/30 ,  Y02B70/32 ,  Y02D10/122 ,  Y02D10/126 ,  Y02D10/172 ,  Y02D50/20

Abstract: Techniques to control power and processing among a plurality of asymmetric cores. In one embodiment, one or more asymmetric cores are power managed to migrate processes or threads among a plurality of cores according to the performance and power needs of the system.

Abstract translation: 控制多个不对称核心之间的功率和处理的技术。 在一个实施例中，根据系统的性能和功率需求，一个或多个非对称核被功率管理以在多个核之间迁移进程或线程。

公开(公告)号：US20090174721A1

公开(公告)日：2009-07-09

申请号：US11967408

申请日：2007-12-31

Applicant: Eric Sprangle

Inventor： Eric Sprangle

IPC: G09G5/00

CPC classification number: G09G5/00 ,  G06F8/41 ,  G06T15/005 ,  G06T15/04 ,  G06T2200/28 ,  G09G5/026 ,  G09G2340/10 ,  G09G2360/121

Abstract: A method and apparatus for efficiently handling texture sampling is described herein. A compiler or other software is capable of breaking a texture sampling operation for a pixel into a pre-fetch operation and a use operation. A processing element, in response to executing the pre-fetch operation, delegates computation of the texture sample of the pixel to a hardware texture sample unit. In parallel to the hardware texture sample unit performing a texture sample for the pixel and providing the result, i.e. a textured pixel (texel), to a destination address, the processing element is capable of executing other independent code. After an amount of time, the processing element executes the use operation, such as a load operation to load the texel from the destination address.

Abstract translation: 本文描述了一种用于有效处理纹理采样的方法和装置。 编译器或其他软件能够将像素的纹理采样操作分解成预取操作和使用操作。 响应于执行预取操作，处理元件将像素的纹理样本的计算委托给硬件纹理采样单元。 与硬件纹理采样单元平行地执行像素的纹理样本并将结果（即，纹理像素（纹素））提供给目的地址，处理元件能够执行其他独立代码。 在一段时间之后，处理元件执行使用操作，例如从目的地地址加载纹素的加载操作。

公开(公告)号：US20050071566A1

公开(公告)日：2005-03-31

申请号：US10676478

申请日：2003-09-30

Applicant: Ali-Reza Adl-Tabatabai ,  Anwar Ghuloum ,  Eric Sprangle

Inventor： Ali-Reza Adl-Tabatabai ,  Anwar Ghuloum ,  Eric Sprangle

IPC: G06F12/08 ,  G06F12/00

CPC classification number: G06F12/0886 ,  G06F2212/401

Abstract: According to one embodiment a computer system is disclosed. The computer system includes a central processing unit (CPU) and a cache memory coupled to the CPU. The cache memory includes a main cache having plurality of compressible cache lines to store additional data, and a plurality of storage pools to hold a segment of the additional data for one or more of the plurality of cache lines that are to be compressed.

Abstract translation: 根据一个实施例，公开了一种计算机系统。 计算机系统包括中央处理单元（CPU）和耦合到CPU的高速缓冲存储器。 高速缓冲存储器包括具有多个可压缩高速缓存行以存储附加数据的主高速缓存，以及多个存储池，用于保存要被压缩的多个高速缓存行中的一个或多个的附加数据的段。