公开(公告)号：US20080082791A1

公开(公告)日：2008-04-03

申请号：US11540337

申请日：2006-09-29

申请人： Srinivas Chennupaty ,  Avinash Sodani ,  Brent Boswell ,  Mark Seconi

发明人： Srinivas Chennupaty ,  Avinash Sodani ,  Brent Boswell ,  Mark Seconi

IPC分类号： G06F9/30

CPC分类号： G06F9/3836 ,  G06F9/30101 ,  G06F9/3824 ,  G06F9/3838 ,  G06F9/3855 ,  G06F9/3857 ,  G06F9/3861 ,  G06F9/462

摘要： In one embodiment, the present invention includes a method for assigning a first identifier to a first instruction that is to write control information into a configuration register, assigning the first identifier to a second instruction that is to read the control information written by the first instruction, and storing the second instruction in a first structure of a processor with the first identifier. Other embodiments are described and claimed.

摘要翻译： 在一个实施例中，本发明包括一种用于将第一标识符分配给第一指令的方法，该第一指令将控制信息写入配置寄存器，将第一标识符分配给第二指令，该第二指令将读取由第一指令写入的控制信息 并且将第二指令存储在具有第一标识符的处理器的第一结构中。 描述和要求保护其他实施例。

公开(公告)号：US20050091475A1

公开(公告)日：2005-04-28

申请号：US10692436

申请日：2003-10-22

申请人： Avinash Sodani

发明人： Avinash Sodani

IPC分类号： G06F9/30 ,  G06F9/38

CPC分类号： G06F9/3836 ,  G06F9/30101 ,  G06F9/30141 ,  G06F9/3808 ,  G06F9/384 ,  G06F9/3857

摘要： A method and apparatus for a microprocessor with a divided register alias table is disclosed. In one embodiment, a first register alias table may have a full set of read and write ports, and a second register alias table may have a smaller set of read and write ports. The second register alias table may include translations for those logical register addresses that are used less frequently. When the second register alias table is called upon to translate more logical register addresses than it has read ports, in one embodiment a pipeline stall may permit additional time to utilize the limited read ports. In another embodiment, additional build rules for a trace cache may be utilized.

摘要翻译： 公开了一种具有分割寄存器别名表的微处理器的方法和装置。 在一个实施例中，第一寄存器别名表可以具有完整的读取和写入端口集合，并且第二寄存器别名表可以具有较小的读取和写入端口集合。 第二寄存器别名表可以包括那些频繁使用的逻辑寄存器地址的转换。 当第二寄存器别名表被调用以转换比读取端口更多的逻辑寄存器地址时，在一个实施例中，流水线停顿可以允许额外的时间来利用有限的读取端口。 在另一个实施例中，可以利用跟踪高速缓存的附加构建规则。

公开(公告)号：US09594648B2

公开(公告)日：2017-03-14

申请号：US12317802

申请日：2008-12-30

申请人： Glenn J. Hinton ,  Steven E. Raasch ,  Sebastien Hily ,  John G. Holm ,  Ronak Singhal ,  Avinash Sodani ,  Deborah T. Marr

发明人： Glenn J. Hinton ,  Steven E. Raasch ,  Sebastien Hily ,  John G. Holm ,  Ronak Singhal ,  Avinash Sodani ,  Deborah T. Marr

IPC分类号： G06F9/38 ,  G06F11/16 ,  G06F9/30

CPC分类号： G06F11/1683 ,  G06F9/30189 ,  G06F9/3851 ,  G06F9/3857 ,  G06F9/3861 ,  G06F9/3891 ,  G06F11/1641 ,  G06F11/1658

摘要： In one embodiment, the present invention includes a method for controlling redundant execution such that if an exceptional event occurs, the redundant execution is stopped, non-redundant execution is performed in one of the threads until the exceptional event has been-resolved, after which a state of the threads is synchronized, and redundant execution is continued. Other embodiments are described and claimed.

摘要翻译： 在一个实施例中，本发明包括一种用于控制冗余执行的方法，使得如果出现异常事件，则停止冗余执行，在其中一个线程中执行非冗余执行，直到异常事件被解析为止 线程的状态被同步，并且继续冗余执行。 描述和要求保护其他实施例。

公开(公告)号：US20160140039A1

公开(公告)日：2016-05-19

申请号：US14541504

申请日：2014-11-14

申请人： Avinash Sodani ,  Robert J. Kyanko ,  Richard J. Greco ,  Andreas Kleen ,  Milind B. Girkar ,  Christopher M. Cantalupo

发明人： Avinash Sodani ,  Robert J. Kyanko ,  Richard J. Greco ,  Andreas Kleen ,  Milind B. Girkar ,  Christopher M. Cantalupo

IPC分类号： G06F12/08 ,  G11C14/00

CPC分类号： G06F12/0646 ,  G06F12/023 ,  G06F2212/283

摘要： In one embodiment, a processor comprises: at least one core formed on a die to execute instructions; a first memory controller to interface with an in-package memory; a second memory controller to interface with a platform memory to couple to the processor; and the in-package memory located within a package of the processor, where the in-package memory is to be identified as a more distant memory with respect to the at least one core than the platform memory. Other embodiments are described and claimed.

摘要翻译： 在一个实施例中，处理器包括：形成在管芯上的至少一个核以执行指令; 第一存储器控制器，与内置存储器接口; 第二存储器控制器，与平台存储器接口以耦合到处理器; 以及位于所述处理器的包装内的所述包装内存储器，其中所述包装内存储器将被识别为相对于所述至少一个核心比所述平台存储器更远的存储器。 描述和要求保护其他实施例。

公开(公告)号：US20110307894A1

公开(公告)日：2011-12-15

申请号：US12797361

申请日：2010-06-09

申请人： Glenn J. Hinton ,  Steven E. Raasch ,  Avinash Sodani ,  Sebastien Hily ,  John G. Holm ,  Ronak Singhal ,  Deborah T. Marr

发明人： Glenn J. Hinton ,  Steven E. Raasch ,  Avinash Sodani ,  Sebastien Hily ,  John G. Holm ,  Ronak Singhal ,  Deborah T. Marr

IPC分类号： G06F9/46 ,  G06F12/08 ,  G06F12/00

CPC分类号： G06F9/52 ,  G06F9/3851 ,  G06F11/1497 ,  G06F12/1027

摘要： A redundant multithreading processor is presented. In one embodiment, the processor performs execution of a thread and its duplicate thread in parallel and determines, when in a redundant multithreading mode, whether or not to synchronize an operation of the thread and an operation of the duplicate thread.

摘要翻译： 介绍了冗余多线程处理器。 在一个实施例中，处理器并行执行线程及其重复线程，并且在冗余多线程模式中确定是否同步线程的操作和复制线程的操作。

公开(公告)号：US20100169628A1

公开(公告)日：2010-07-01

申请号：US12317802

申请日：2008-12-30

申请人： Glenn J. Hinton ,  Steven E. Raasch ,  Sebastien Hily ,  John G. Holm ,  Ronak Singhal ,  Avinash Sodani ,  Deborah T. Marr

发明人： Glenn J. Hinton ,  Steven E. Raasch ,  Sebastien Hily ,  John G. Holm ,  Ronak Singhal ,  Avinash Sodani ,  Deborah T. Marr

IPC分类号： G06F9/38

CPC分类号： G06F11/1683 ,  G06F9/30189 ,  G06F9/3851 ,  G06F9/3857 ,  G06F9/3861 ,  G06F9/3891 ,  G06F11/1641 ,  G06F11/1658

摘要： In one embodiment, the present invention includes a method for controlling redundant execution such that if an exceptional event occurs, the redundant execution is stopped, non-redundant execution is performed in one of the threads until the exceptional event has been-resolved, after which a state of the threads is synchronized, and redundant execution is continued. Other embodiments are described and claimed.

摘要翻译： 在一个实施例中，本发明包括一种用于控制冗余执行的方法，使得如果出现异常事件，则停止冗余执行，在其中一个线程中执行非冗余执行，直到异常事件被解析为止 线程的状态被同步，并且继续冗余执行。 描述和要求保护其他实施例。

公开(公告)号：US07721076B2

公开(公告)日：2010-05-18

申请号：US11641424

申请日：2006-12-18

申请人： Avinash Sodani ,  Vijaykumar B. Kadgi ,  Zeev Sperber

发明人： Avinash Sodani ,  Vijaykumar B. Kadgi ,  Zeev Sperber

IPC分类号： G06F9/00

CPC分类号： G06F9/3865 ,  G06F9/3857

摘要： Method, apparatus and system embodiments provide a register to track the oldest exception event or sticky event in a processor. The processor may be an out-of-order processor. Dispatched instructions (or micro-ops) may be maintained in a queue, such as a reorder buffer (ROB), for in-order retirement. For at least one embodiment, event information is maintained only in the register and is not maintained in a ROB. For at least one other embodiment, event information is maintained in a ROB entry for some events and in the register for others. For such latter embodiment, a retire engine takes the contents of both the ROB entry and the register into account when determining whether to take an exception or otherwise initiate a handling sequence during in-order instruction retirement. Other embodiments are also described and claimed.

摘要翻译： 方法，装置和系统实施例提供了一个寄存器来跟踪处理器中最旧的异常事件或粘性事件。 处理器可以是乱序处理器。 调度的指令（或微操作）可以被维护在队列中，例如重新排序缓冲器（ROB），用于按顺序退出。 对于至少一个实施例，事件信息仅在寄存器中被维护，并且不保持在ROB中。 对于至少一个其他实施例，事件信息在一些事件的ROB条目中以及在其他的注册中保持。 对于这样的后一个实施例，退休引擎在确定是否采取异常或在按顺序指令退出时以其他方式启动处理顺序时考虑到ROB入口和寄存器两者的内容。 还描述和要求保护其他实施例。

公开(公告)号：US07600103B2

公开(公告)日：2009-10-06

申请号：US11479746

申请日：2006-06-30

申请人： Avinash Sodani ,  Rahul Kulkarni ,  David K. Li

发明人： Avinash Sodani ,  Rahul Kulkarni ,  David K. Li

IPC分类号： G06F9/34

CPC分类号： G06F9/3842 ,  G06F9/384

摘要： Apparatus, systems and methods for speculative scheduling of uops after allocation are disclosed including an apparatus having logic to schedule a micro-operation (uop) for execution before source data of the uop is ready. The apparatus further includes logic to cancel dispatching of the uop for execution if the source data is invalid. Other implementations are disclosed.

摘要翻译： 公开了用于在分配之后的uop的投机调度的装置，系统和方法，包括具有用于在uop的源数据准备就绪之前执行的微操作（uop）的逻辑的装置。 如果源数据无效，该装置还包括用于取消执行uop的调度的逻辑。 公开了其他实现。

公开(公告)号：US07502912B2

公开(公告)日：2009-03-10

申请号：US10749272

申请日：2003-12-30

申请人： Avinash Sodani ,  Per H. Hammarlund ,  Stephan J. Jourdan

发明人： Avinash Sodani ,  Per H. Hammarlund ,  Stephan J. Jourdan

IPC分类号： G06F9/38

CPC分类号： G06F9/3836 ,  G06F9/3838 ,  G06F9/3842 ,  G06F9/3851 ,  G06F9/3857 ,  G06F9/3861

摘要： A method and apparatus for rescheduling operations in a processor. More particularly, the present invention relates to optimally using a scheduler resource in a processor by analyzing, predicting, and sorting the write order of instructions into the scheduler so that the duration the instructions sit idle in the scheduler is minimized. The analyses, prediction, and sorting may be done between an instruction queue and a scheduler by using delay units. The prediction can be based on history (latency, dependency, and resource) or on a general prediction scheme.

摘要翻译： 一种用于在处理器中重新调度操作的方法和装置。 更具体地说，本发明涉及通过分析，预测和排序指令的写入顺序来最优化地使用处理器中的调度器资源，使得指令在调度器中空闲的持续时间最小化。 分析，预测和排序可以通过使用延迟单元在指令队列和调度器之间完成。 预测可以基于历史（延迟，依赖和资源）或一般预测方案。

公开(公告)号：US20070043934A1

公开(公告)日：2007-02-22

申请号：US11208924

申请日：2005-08-22

申请人： Avinash Sodani ,  James Hadley

发明人： Avinash Sodani ,  James Hadley

IPC分类号： G06F9/44

CPC分类号： G06F9/3863 ,  G06F9/384

摘要： Methods and apparatus to provide misprediction recovery through periodic checkpoint are described. In one embodiment, a renamer unit (e.g., within a processor core) recovers a register alias table (RAT) to a state immediately preceding a misprediction.

摘要翻译： 描述了通过定期检查点提供错误预测恢复的方法和装置。 在一个实施例中，重命名单元（例如，处理器核心内）将寄存器别名表（RAT）恢复到紧随错误预测之前的状态。