公开(公告)号：US08822284B2

公开(公告)日：2014-09-02

申请号：US13370231

申请日：2012-02-09

申请人： Chin-Fu Lin ,  Chin-Cheng Chien ,  Chun-Yuan Wu ,  Teng-Chun Tsai ,  Chih-Chien Liu

发明人： Chin-Fu Lin ,  Chin-Cheng Chien ,  Chun-Yuan Wu ,  Teng-Chun Tsai ,  Chih-Chien Liu

IPC分类号： H01L29/06 ,  H01L29/78 ,  H01L21/8234 ,  H01L27/088 ,  H01L21/02 ,  H01L21/3115 ,  H01L21/311 ,  H01L21/318 ,  H01L21/314

CPC分类号： H01L29/785 ,  H01L21/02381 ,  H01L21/02532 ,  H01L21/02636 ,  H01L21/31111 ,  H01L21/31116 ,  H01L21/3115 ,  H01L21/3141 ,  H01L21/3185 ,  H01L21/764 ,  H01L21/823431 ,  H01L21/823437 ,  H01L27/0886 ,  H01L27/10879 ,  H01L29/1095 ,  H01L29/1608 ,  H01L29/161 ,  H01L29/165 ,  H01L29/66795

摘要： A method for fabricating FinFETs is described. A semiconductor substrate is patterned to form odd fins. Spacers are formed on the substrate and on the sidewalls of the odd fins, wherein each spacer has a substantially vertical sidewall. Even fins are then formed on the substrate between the spacers. A semiconductor structure for forming FinFETs is also described, which is fabricated using the above method.

摘要翻译： 描述了制造FinFET的方法。 图案化半导体衬底以形成奇数鳍片。 间隔件形成在基底上和奇数翅片的侧壁上，其中每个间隔件具有基本垂直的侧壁。 然后在间隔件之间的基板上均匀形成翅片。 还描述了用于形成FinFET的半导体结构，其使用上述方法制造。

公开(公告)号：US08647941B2

公开(公告)日：2014-02-11

申请号：US13211319

申请日：2011-08-17

申请人： Chin-Cheng Chien ,  Chun-Yuan Wu ,  Chih-Chien Liu ,  Chin-Fu Lin ,  Teng-Chun Tsai

发明人： Chin-Cheng Chien ,  Chun-Yuan Wu ,  Chih-Chien Liu ,  Chin-Fu Lin ,  Teng-Chun Tsai

IPC分类号： H01L21/8238

CPC分类号： H01L29/7846 ,  H01L21/76283 ,  H01L29/1054 ,  H01L29/66651 ,  H01L29/78

摘要： A method of forming a semiconductor device includes the following steps. A semiconductor substrate having a first strained silicon layer is provided. Then, an insulating region such as a shallow trench isolation (STI) is formed, where a depth of the insulating region is substantially larger than a depth of the first strained silicon layer. Subsequently, the first strained silicon layer is removed, and a second strained silicon layer is formed to substitute the first strained silicon layer.

摘要翻译： 形成半导体器件的方法包括以下步骤。 提供具有第一应变硅层的半导体衬底。 然后，形成诸如浅沟槽隔离（STI）的绝缘区域，其中绝缘区域的深度基本上大于第一应变硅层的深度。 随后，去除第一应变硅层，形成第二应变硅层以代替第一应变硅层。

公开(公告)号：US08497198B2

公开(公告)日：2013-07-30

申请号：US13243485

申请日：2011-09-23

申请人： Chin-Cheng Chien ,  Chun-Yuan Wu ,  Chih-Chien Liu ,  Chin-Fu Lin ,  Teng-Chun Tsai

发明人： Chin-Cheng Chien ,  Chun-Yuan Wu ,  Chih-Chien Liu ,  Chin-Fu Lin ,  Teng-Chun Tsai

IPC分类号： H01L21/4763 ,  H01L21/3205 ,  H01L21/336

CPC分类号： H01L29/66795

摘要： A semiconductor process is described as follows. A plurality of dummy patterns is formed on a substrate. A mask material layer is conformally formed on the substrate, so as to cover the dummy patterns. The mask material layer has an etching rate different from that of the dummy patterns. A portion of the mask material layer is removed, so as to form a mask layer on respective sidewalls of each dummy pattern. An upper surface of the mask layer and an upper surface of each dummy pattern are substantially coplanar. The dummy patterns are removed. A portion of the substrate is removed using the mask layer as a mask, so as to form a plurality of fin structures and a plurality of trenches alternately arranged in the substrate. The mask layer is removed.

摘要翻译： 半导体工艺描述如下。 在基板上形成多个虚设图案。 在基板上共形形成掩模材料层，以覆盖虚设图案。 掩模材料层具有与虚拟图案不同的蚀刻速率。 除去掩模材料层的一部分，以便在每个虚设图案的各个侧壁上形成掩模层。 掩模层的上表面和每个虚拟图案的上表面基本上共面。 虚拟图案被去除。 使用掩模层作为掩模去除衬底的一部分，以便形成多个翅片结构和交替布置在衬底中的多个沟槽。 去除掩模层。

公开(公告)号：US08405155B2

公开(公告)日：2013-03-26

申请号：US12888430

申请日：2010-09-23

申请人： Chiu-Hsien Yeh ,  Chun-Yuan Wu ,  Chin-Cheng Chien

发明人： Chiu-Hsien Yeh ,  Chun-Yuan Wu ,  Chin-Cheng Chien

IPC分类号： H01L29/76 ,  H01L29/94 ,  H01L31/062 ,  H01L31/113 ,  H01L31/119

CPC分类号： H01L29/66636 ,  H01L29/165 ,  H01L29/7834 ,  H01L29/7848

摘要： A semiconductor structure comprises a substrate, a gate structure, at least a source/drain region, a recess and an epitaxial layer. The substrate includes an up surface. A gate structure is located on the upper surface. The source/drain region is located within the substrate beside the gate structure. The recess is located within the source/drain region. The epitaxial layer fills the recess, and the cross-sectional profile of the epitaxial layer is an octagon.

摘要翻译： 半导体结构包括衬底，栅极结构，至少源极/漏极区，凹部和外延层。 基板包括上表面。 门结构位于上表面。 源极/漏极区位于栅极结构旁边的衬底内。 凹槽位于源极/漏极区域内。 外延层填充凹槽，并且外延层的横截面轮廓是八边形。

公开(公告)号：US08404591B2

公开(公告)日：2013-03-26

申请号：US13482044

申请日：2012-05-29

申请人： Chiu-Hsien Yeh ,  Chan-Lon Yang ,  Chin-Cheng Chien ,  Lien-Fa Hung ,  Yun-Cheng Kao

发明人： Chiu-Hsien Yeh ,  Chan-Lon Yang ,  Chin-Cheng Chien ,  Lien-Fa Hung ,  Yun-Cheng Kao

IPC分类号： H01L21/461 ,  H01L21/302

CPC分类号： H01L29/517 ,  H01L21/31111 ,  H01L21/823842 ,  H01L21/823857 ,  H01L21/823878 ,  H01L29/4966 ,  H01L29/513

摘要： A method of fabricating a MOS device comprises steps as follows: An interfacial layer, a high-k dielectric layer and a cover layer on a substrate are sequentially formed. Then an in-situ wet etching step is performed by sequentially using a first etching solution to etch the cover layer and using a second etching solution to etch the high-k dielectric layer and the interfacial layer until the substrate is exposed, wherein the second etching solution is a mixed etching solution containing the first etching solution.

摘要翻译： 制造MOS器件的方法包括以下步骤：依次形成界面层，高k电介质层和衬底上的覆盖层。 然后，通过依次使用第一蚀刻溶液蚀刻覆盖层并使用第二蚀刻溶液来蚀刻高k电介质层和界面层直到基板被暴露来进行原位湿蚀刻步骤，其中第二蚀刻 溶液是含有第一蚀刻溶液的混合蚀刻溶液。

公开(公告)号：US20130045579A1

公开(公告)日：2013-02-21

申请号：US13211319

申请日：2011-08-17

申请人： Chin-Cheng Chien ,  Chun-Yuan Wu ,  Chih-Chien Liu ,  Chin-Fu Lin ,  Teng-Chun Tsai

发明人： Chin-Cheng Chien ,  Chun-Yuan Wu ,  Chih-Chien Liu ,  Chin-Fu Lin ,  Teng-Chun Tsai

IPC分类号： H01L21/336

CPC分类号： H01L29/7846 ,  H01L21/76283 ,  H01L29/1054 ,  H01L29/66651 ,  H01L29/78

摘要： A method of forming a semiconductor device includes the following steps. A semiconductor substrate having a first strained silicon layer is provided. Then, an insulating region such as a shallow trench isolation (STI) is formed, where a depth of the insulating region is substantially larger than a depth of the first strained silicon layer. Subsequently, the first strained silicon layer is removed, and a second strained silicon layer is formed to substitute the first strained silicon layer.

摘要翻译： 形成半导体器件的方法包括以下步骤。 提供具有第一应变硅层的半导体衬底。 然后，形成诸如浅沟槽隔离（STI）的绝缘区域，其中绝缘区域的深度基本上大于第一应变硅层的深度。 随后，去除第一应变硅层，形成第二应变硅层以代替第一应变硅层。

公开(公告)号：US20130001707A1

公开(公告)日：2013-01-03

申请号：US13174711

申请日：2011-06-30

申请人： Chien-Liang Lin ,  Ying-Wei Yen ,  Yu-Ren Wang ,  Chan-Lon Yang ,  Chin-Cheng Chien ,  Chun-Yuan Wu ,  Chih-Chien Liu ,  Chin-Fu Lin ,  Teng-Chun Tsai

发明人： Chien-Liang Lin ,  Ying-Wei Yen ,  Yu-Ren Wang ,  Chan-Lon Yang ,  Chin-Cheng Chien ,  Chun-Yuan Wu ,  Chih-Chien Liu ,  Chin-Fu Lin ,  Teng-Chun Tsai

IPC分类号： H01L29/78 ,  H01L21/31

CPC分类号： H01L21/02332 ,  H01L29/512 ,  H01L29/66795 ,  H01L29/785

摘要： A fabricating method of a MOS transistor includes the following steps. A substrate is provided. A gate dielectric layer is formed on the substrate. A nitridation process containing nitrogen plasma and helium gas is performed to nitride the gate dielectric layer. A fin field-effect transistor and fabrication method thereof are also provided.

摘要翻译： MOS晶体管的制造方法包括以下步骤。 提供基板。 在基板上形成栅介电层。 进行包含氮等离子体和氦气的氮化处理，以对栅介质层进行氮化。 还提供了鳍状场效应晶体管及其制造方法。

公开(公告)号：US08329547B2

公开(公告)日：2012-12-11

申请号：US12841174

申请日：2010-07-22

申请人： Chun-Yuan Wu ,  Chiu-Hsien Yeh ,  Chin-Cheng Chien

发明人： Chun-Yuan Wu ,  Chiu-Hsien Yeh ,  Chin-Cheng Chien

IPC分类号： H01L21/306

CPC分类号： H01L21/30608 ,  H01L29/66636 ,  H01L29/78 ,  H01L29/7848

摘要： A semiconductor process is disclosed. The semiconductor process includes the steps of: providing a substrate having a specific area defined thereon; and performing an etch process by using an etchant comprising H2O2 to etch the specific area for forming a recess.

摘要翻译： 公开了一种半导体工艺。 半导体工艺包括以下步骤：提供其上限定了特定区域的衬底; 以及通过使用包含H 2 O 2的蚀刻剂来蚀刻用于形成凹部的特定区域来进行蚀刻工艺。

公开(公告)号：US08324118B2

公开(公告)日：2012-12-04

申请号：US13072795

申请日：2011-03-28

申请人： Chih-Chien Liu ,  Chun-Yuan Wu ,  Chin-Fu Lin ,  Teng-Chun Tsai ,  Chin-Cheng Chien

发明人： Chih-Chien Liu ,  Chun-Yuan Wu ,  Chin-Fu Lin ,  Teng-Chun Tsai ,  Chin-Cheng Chien

IPC分类号： H01L21/31

CPC分类号： H01L29/517 ,  H01L21/28185 ,  H01L29/513 ,  H01L29/66545

摘要： A manufacturing method of a metal gate structure includes providing a substrate having at least a first metal oxide layer formed thereon, and transferring the surface of the first metal oxide layer into a second metal oxide layer. The first metal oxide layer includes a metal oxide (M1Ox) of a first metal (M1) and the second metal oxide layer includes a metal oxide ((M1M2Oy) of the first metal and a second metal (M2).

摘要翻译： 金属栅极结构的制造方法包括提供具有形成在其上的至少第一金属氧化物层的基板，并将第一金属氧化物层的表面转移到第二金属氧化物层中。 第一金属氧化物层包括第一金属（M1）的金属氧化物（M1Ox），第二金属氧化物层包括第一金属的金属氧化物（（M1M2Oy））和第二金属（M2）。

公开(公告)号：US20120244675A1

公开(公告)日：2012-09-27

申请号：US13070496

申请日：2011-03-24

申请人： Chun-Yuan Wu ,  Chin-Cheng Chien ,  Chiu-Hsien Yeh ,  Yeng-Peng Wang

发明人： Chun-Yuan Wu ,  Chin-Cheng Chien ,  Chiu-Hsien Yeh ,  Yeng-Peng Wang

IPC分类号： H01L21/336

CPC分类号： H01L29/66545 ,  H01L21/26506 ,  H01L21/823842 ,  H01L21/823857 ,  H01L21/823878 ,  H01L29/495 ,  H01L29/4966 ,  H01L29/517 ,  H01L29/6659 ,  H01L29/7833

摘要： A method for forming a metal gate is provided. First, a dummy material is formed to completely cover a substrate. Second, a dopant is selectively implanted into the dummy material. Then, some of the dummy material is removed to expose part of the substrate and to form a dummy gate including a dopant region disposed between a first region and a second region. Later an interlayer dielectric layer is formed to surround the dummy gate. Next, a selective etching step is carried out to remove the first region to form a recess without substantially removing the dopant region. Afterwards, the recess is filled with a material set to form a metal gate.

摘要翻译： 提供一种用于形成金属栅极的方法。 首先，形成虚拟材料以完全覆盖基板。 第二，将掺杂剂选择性地注入到虚拟材料中。 然后，去除一些虚拟材料以暴露部分衬底并形成包括设置在第一区域和第二区域之间的掺杂剂区域的虚拟栅极。 之后形成层间电介质层以包围虚拟栅极。 接下来，进行选择性蚀刻步骤以去除第一区域以形成凹部，而基本上不去除掺杂剂区域。 之后，用设置成形成金属门的材料填充凹部。