公开(公告)号：US06682982B1

公开(公告)日：2004-01-27

申请号：US10263540

申请日：2002-10-03

申请人： Kuo-Chi Tu ,  Chun-Yao Chen

发明人： Kuo-Chi Tu ,  Chun-Yao Chen

IPC分类号： H01L2120

CPC分类号： H01L29/66181 ,  H01L27/10861 ,  H01L27/1087 ,  H01L27/11

摘要： A method of forming a cell memory structure including the step of planarizing an HDP/LDP oxide layer lying over a capacitor area. The method provides for the planarization of the cell storage node, good isolation between the transistor and storage node, reduced step height for the cell-transistor and has the potential for increasing the node capacitance (like DRAM storage node).

摘要翻译： 一种形成电池存储结构的方法，包括平面化位于电容器区域上的HDP / LDP氧化物层的步骤。 该方法提供了单元存储节点的平面化，晶体管和存储节点之间的良好隔离，降低了单元晶体管的步长，并且具有增加节点电容（如DRAM存储节点）的可能性。

公开(公告)号：US06294426B1

公开(公告)日：2001-09-25

申请号：US09765041

申请日：2001-01-19

申请人： Kuo-Chi Tu ,  Chih-Hsing Yu

发明人： Kuo-Chi Tu ,  Chih-Hsing Yu

IPC分类号： H01L218242

CPC分类号： H01L27/10888 ,  H01L27/10811 ,  H01L27/10855 ,  H01L28/84 ,  H01L28/90 ,  Y10S438/964

摘要： A process for fabricating a capacitor under bit line (CUM), DRAM device, featuring increased capacitance, without increasing the aspect ratio for a dry etched, narrow diameter bit line contact hole, has been developed. The process features increasing the vertical space in a capacitor opening, needed to accommodate a capacitor structure with increased vertical dimensions, via selective removal of the top portions of the polysilicon plug structures exposed in the capacitor openings. The depth of a subsequent bit line contact hole, opened to a non-truncated polysilicon plug structure, is therefore not increased as a result of the increase capacitor depth, thus not resulting in an increased aspect ratio for the dry etched, narrow diameter bit line contact hole.

摘要翻译： 已经开发了用于在位线（CUM）下制造电容器的过程，具有增加的电容的DRAM器件，而不增加用于干蚀刻的窄直径位线接触孔的纵横比。 该方法特征在于，通过选择性地去除暴露在电容器开口中的多晶硅插塞结构的顶部部分，增加电容器开口中垂直空间，以容纳具有增加的垂直尺寸的电容器结构。 因此，由于增加了电容器的深度，所以随后的位线接触孔的深度开放到非截短多晶硅插塞结构，因此不会增加干蚀刻的窄直径位线的纵横比 接触孔。

公开(公告)号：US08617949B2

公开(公告)日：2013-12-31

申请号：US13267424

申请日：2011-10-06

申请人： Kuo-Chi Tu ,  Wen-Chuan Chiang ,  Chen-Jong Wang

发明人： Kuo-Chi Tu ,  Wen-Chuan Chiang ,  Chen-Jong Wang

IPC分类号： H01L21/8242

CPC分类号： H01L28/60 ,  H01L23/5223 ,  H01L27/105 ,  H01L27/1052 ,  H01L27/108 ,  H01L27/10894 ,  H01L27/11 ,  H01L27/1116 ,  H01L28/40 ,  H01L2924/0002 ,  H01L2924/00

摘要： A system-on-chip device comprises a first capacitor in a first region, a second capacitor in a second region, and may further comprise a third capacitor in a third region, and any additional number of capacitors in additional regions. The capacitors may be of different shapes and sizes. A region may comprise more than one capacitor. Each capacitor in a region has a top electrode, a bottom electrode, and a capacitor insulator. The top electrodes of all the capacitors are formed in a common process, while the bottom electrodes of all the capacitors are formed in a common process. The capacitor insulator may have different number of sub-layers, formed with different materials or thickness. The capacitors may be formed in an inter-layer dielectric layer or in an inter-metal dielectric layer. The regions may be a mixed signal region, an analog region, and so forth.

摘要翻译： 片上系统装置包括第一区域中的第一电容器，第二区域中的第二电容器，并且还可以包括第三区域中的第三电容器，以及附加区域中的任何附加数量的电容器。 电容器可以具有不同的形状和尺寸。 区域可以包括多于一个的电容器。 区域中的每个电容器具有顶部电极，底部电极和电容器绝缘体。 所有电容器的顶部电极以公共工艺形成，而所有电容器的底部电极形成在共同的工艺中。 电容器绝缘体可以具有不同数量的亚层，形成不同的材料或厚度。 电容器可以形成在层间电介质层中或在金属间介电层中。 这些区域可以是混合信号区域，模拟区域等。

公开(公告)号：US20130020678A1

公开(公告)日：2013-01-24

申请号：US13188343

申请日：2011-07-21

申请人： Kuo-Chi Tu ,  Kuo-Chyuan Tzeng ,  Wen-Chuan Chiang ,  Chen-Jong Wang

发明人： Kuo-Chi Tu ,  Kuo-Chyuan Tzeng ,  Wen-Chuan Chiang ,  Chen-Jong Wang

IPC分类号： H01L29/02 ,  H01L21/02

CPC分类号： H01L27/0207 ,  H01L28/40

摘要： Semiconductor devices with orientation-free decoupling capacitors and methods of manufacture thereof are disclosed. In one embodiment, a semiconductor device includes at least one integrated circuit and at least one decoupling capacitor. The at least one decoupling capacitor is oriented in a different direction than the at least one integrated circuit is oriented.

摘要翻译： 公开了具有无取向去耦电容器的半导体器件及其制造方法。 在一个实施例中，半导体器件包括至少一个集成电路和至少一个去耦电容器。 至少一个去耦电容器被定向在与至少一个集成电路取向的方向不同的方向上。

公开(公告)号：US20120289021A1

公开(公告)日：2012-11-15

申请号：US13555831

申请日：2012-07-23

申请人： Kuo-Cheng Ching ,  Kuo-Chi Tu ,  Chun-Yao Chen

发明人： Kuo-Cheng Ching ,  Kuo-Chi Tu ,  Chun-Yao Chen

IPC分类号： H01L21/02

CPC分类号： H01L27/0805 ,  H01L27/0629 ,  H01L27/10852 ,  H01L27/10894 ,  H01L28/91

摘要： The present disclosure provides a semiconductor device that includes a semiconductor substrate, an isolation structure formed in the semiconductor substrate, a conductive layer formed over the isolation structure, and a metal-insulator-metal (MIM) capacitor formed over the isolation structure. The MIM capacitor has a crown shape that includes a top electrode, a first bottom electrode, and a dielectric disposed between the top electrode and the first bottom electrode, the first bottom electrode extending at least to a top surface of the conductive layer.

摘要翻译： 本公开提供了一种半导体器件，其包括半导体衬底，形成在半导体衬底中的隔离结构，在隔离结构上形成的导电层，以及形成在隔离结构上的金属 - 绝缘体 - 金属（MIM）电容器。 MIM电容器具有冠状形状，其包括顶部电极，第一底部电极和设置在顶部电极和第一底部电极之间的电介质，第一底部电极至少延伸到导电层的顶表面。

公开(公告)号：US08143699B2

公开(公告)日：2012-03-27

申请号：US12618021

申请日：2009-11-13

申请人： Kuo-Cheng Ching ,  Kuo-Chi Tu

发明人： Kuo-Cheng Ching ,  Kuo-Chi Tu

IPC分类号： H01L29/92

CPC分类号： H01L23/5223 ,  H01L27/105 ,  H01L27/1052 ,  H01L27/10894 ,  H01L27/11 ,  H01L27/1116 ,  H01L28/40 ,  H01L2924/0002 ,  H01L2924/00

摘要： An integrated circuit structure includes a chip having a first region and a second region. A first metal-insulator-metal (MIM) capacitor is formed in the first region. The first MIM capacitor has a first bottom electrode; a first top electrode over the first bottom electrode; and a first capacitor insulator between and adjoining the first bottom electrode and the first top electrode. A second MIM capacitor is in the second region and is substantially level with the first MIM capacitor. The second MIM capacitor includes a second bottom electrode; a second top electrode over the second bottom electrode; and a second capacitor insulator between and adjoining the second bottom electrode and the second top electrode. The second capacitor insulator is different from the first capacitor insulator. The first top electrode and the first bottom electrode may be formed simultaneously with the second top electrode and the second bottom electrode, respectively.

摘要翻译： 集成电路结构包括具有第一区域和第二区域的芯片。 在第一区域形成第一金属绝缘体金属（MIM）电容器。 第一MIM电容器具有第一底部电极; 位于所述第一底部电极之上的第一顶部电极; 以及在所述第一底部电极和所述第一顶部电极之间并邻接所述第一电极绝缘体。 第二MIM电容器在第二区域中，并且与第一MIM电容器基本一致。 第二MIM电容器包括第二底部电极; 在所述第二底部电极上方的第二顶部电极; 以及在所述第二底部电极和所述第二顶部电极之间并邻接所述第二电极绝缘体。 第二电容绝缘体与第一电容绝缘体不同。 第一顶部电极和第一底部电极可以分别与第二顶部电极和第二底部电极同时形成。

公开(公告)号：US07745865B2

公开(公告)日：2010-06-29

申请号：US11184786

申请日：2005-07-20

申请人： Kuo-Chi Tu

发明人： Kuo-Chi Tu

IPC分类号： H01L27/108

CPC分类号： H01L28/60 ,  H01L27/10855

摘要： Devices and methods for preventing capacitor leakage caused by sharp tip. The formation of sharp tip is avoided by a thicker bottom electrode which fully fills a micro-trench that induces formation of the sharp tip. Alternatively, formation of the sharp tip can be avoided by recessing the contact plug to substantially eliminate the micro-trench.

摘要翻译： 用于防止由尖端引起的电容器泄漏的装置和方法。 通过较厚的底部电极避免形成尖锐尖端，该底部电极完全填充引起锋利尖端形成的微沟槽。 或者，可以通过使接触插塞凹陷以基本上消除微沟槽来避免尖端尖端的形成。

公开(公告)号：US07557399B2

公开(公告)日：2009-07-07

申请号：US11704088

申请日：2007-02-08

申请人： Kuo-Chi Tu ,  Wai-Yi Lien

发明人： Kuo-Chi Tu ,  Wai-Yi Lien

IPC分类号： H01L31/119

CPC分类号： H01L28/91 ,  H01L27/10811 ,  H01L27/10852 ,  H01L27/10894 ,  H01L28/55 ,  H01L28/65

摘要： A metal-insulator-metal (MIM) capacitor is provided. The bottom electrode of the MIM capacitor is electrically connected to a connection node. The connection node may be, for example, a contact formed in an interlayer dielectric, a polysilicon connection node, a doped polysilicon or silicon region, or the like. A contact provides an electrical connection between the connection node and components formed above the connection node. A second contact provides an electrical connection to the top electrode.

摘要翻译： 提供金属绝缘体金属（MIM）电容器。 MIM电容器的底部电极电连接到连接节点。 连接节点可以是例如形成在层间电介质中的接触，多晶硅连接节点，掺杂多晶硅或硅区域等。 触点提供连接节点和形成在连接节点上方的组件之间的电连接。 第二触点提供与顶部电极的电连接。

公开(公告)号：US20080173978A1

公开(公告)日：2008-07-24

申请号：US11655855

申请日：2007-01-22

申请人： Kuo-Chi Tu

发明人： Kuo-Chi Tu

IPC分类号： H01L29/00 ,  H01G2/00

CPC分类号： H01G4/002 ,  H01G4/40 ,  H01G13/00 ,  H01G17/00 ,  H01L21/823828 ,  H01L27/0629 ,  H01L27/10852 ,  H01L28/60 ,  H01L29/66545

摘要： An embedded MIM capacitor in a logic circuit and method for forming the same are disclosed. The device includes a substrate, a bottom electrode, a dielectric film, and a top electrode. The substrate comprises an insulator region. The bottom electrode comprises a first conductor and overlies the insulator region. The dielectric film overlies the bottom electrode, remaining parts of the bottom plate exposed. The top electrode comprises a second conductor and overlies the dielectric film. The dielectric film lines sidewalls and bottom of the top electrode.

摘要翻译： 公开了一种逻辑电路中的嵌入式MIM电容器及其形成方法。 该器件包括衬底，底部电极，电介质膜和顶部电极。 衬底包括绝缘体区域。 底部电极包括第一导体并覆盖绝缘体区域。 电介质膜覆盖底部电极，底板的剩余部分暴露。 顶部电极包括第二导体并且覆盖在电介质膜上。 电介质膜线路顶部电极的侧壁和底部。

公开(公告)号：US07381613B2

公开(公告)日：2008-06-03

申请号：US11031717

申请日：2005-01-07

申请人： Kuo-Chi Tu

发明人： Kuo-Chi Tu

IPC分类号： H01L21/20 ,  H01L21/311 ,  H01L21/8242

CPC分类号： H01L27/10888 ,  H01L27/10811 ,  H01L27/10852 ,  H01L27/10897 ,  H01L28/91

摘要： A semiconductor device includes a group of capacitors and a trench. Each capacitor includes a first conductive material layer, a dielectric layer, and a second conductive material layer. The dielectric layer is located between the first and second conductive material layers. The first conductive material layer coats an inside surface of a cup-shaped opening formed in an insulating layer. The trench is formed in the insulating layer. The trench extends between and crosses each of the capacitors in the group. The dielectric layer and the second conductive material layer are formed over the first conductive material layer in the cup-shaped openings and over an inside surface of the trench. The second conductive material layer extends between the capacitors of the group via the trench. Also, the second conductive material layer forms top electrodes for the capacitors of the group.

摘要翻译： 半导体器件包括一组电容器和沟槽。 每个电容器包括第一导电材料层，电介质层和第二导电材料层。 电介质层位于第一和第二导电材料层之间。 第一导电材料层涂覆形成在绝缘层中的杯形开口的内表面。 沟槽形成在绝缘层中。 沟槽在组中每个电容器之间延伸并交叉。 电介质层和第二导电材料层形成在杯形开口中的第一导电材料层上方和沟槽的内表面之上。 第二导电材料层经由沟槽在组的电容器之间延伸。 此外，第二导电材料层形成用于该组的电容器的顶部电极。