公开(公告)号：US20080258308A1

公开(公告)日：2008-10-23

申请号：US11788969

申请日：2007-04-23

申请人： Wuping Liu ,  Johnny Widodo ,  Teck Jung Tang ,  Jing Hui Li ,  Han Wah Ng ,  Larry A. Clevenger ,  Hermann Wendt

发明人： Wuping Liu ,  Johnny Widodo ,  Teck Jung Tang ,  Jing Hui Li ,  Han Wah Ng ,  Larry A. Clevenger ,  Hermann Wendt

IPC分类号： H01L21/4763 ,  H01L21/76 ,  H01L29/40

CPC分类号： H01L21/76802 ,  H01L21/02063 ,  H01L21/31111 ,  H01L21/31116 ,  H01L21/31138

摘要： An interconnect stack and a method of manufacturing the same wherein the interconnect has vertical sidewall vias. The interconnect stack includes a substrate, a metal interconnect formed in the substrate, an etch stop formed on the substrate and the metal interconnect, and an interlayer dielectric (ILD) layer having at least one via formed therein extending through a transition layer formed on the etch stop layer. The via is formed by etching the ILD to a first depth and ashing the interconnect stack to modify a portion of the ILD between the portion of the via formed by etching and the transition layer. Ashing converts this portion of the ILD to an oxide material. The method includes wet etching the interconnect to remove the oxide material and a portion of the transition layer to form a via extending through the ILD to the etch stop layer.

摘要翻译： 互连堆叠及其制造方法，其中互连具有垂直侧壁通孔。 互连堆叠包括衬底，形成在衬底中的金属互连，形成在衬底上的蚀刻阻挡层和金属互连，以及层间电介质（ILD）层，其具有形成在其中的至少一个通孔，其延伸穿过形成在衬底上的过渡层 蚀刻停止层。 通过将ILD蚀刻到第一深度并且使互连堆叠灰化以修改通过蚀刻形成的通路的部分与过渡层之间的ILD的一部分而形成通孔。 灰化将ILD的这部分转化为氧化物材料。 该方法包括湿蚀刻互连以去除氧化物材料和过渡层的一部分，以形成延伸穿过ILD到蚀刻停止层的通孔。

公开(公告)号：US06887437B1

公开(公告)日：2005-05-03

申请号：US09718902

申请日：2000-11-22

申请人： Volker Lehmann ,  Stefan Ottow ,  Reinhard Stengl ,  Hans Reisinger ,  Hermann Wendt

发明人： Volker Lehmann ,  Stefan Ottow ,  Reinhard Stengl ,  Hans Reisinger ,  Hermann Wendt

IPC分类号： B01D50/00 ,  B01D53/34 ,  B01J19/00 ,  C23C16/02 ,  C23C16/26

CPC分类号： C23C16/26 ,  B01J19/0093 ,  B01J2219/00788 ,  B01J2219/00822 ,  B01J2219/00824 ,  B01J2219/00828 ,  B01J2219/00835 ,  B01J2219/00844 ,  B01J2219/00862 ,  C23C16/0245

摘要： A reactor configuration contains a housing connected to a silicon wafer. The silicon wafer has pores extending from a first main area of the silicon wafer into an interior of the silicon wafer, preferably as far as a second main area of the silicon wafer. A catalyst layer at least partly covers the surface of the pores.

摘要翻译： 反应器构造包含连接到硅晶片的壳体。 硅晶片具有从硅晶片的第一主区域延伸到硅晶片的内部的孔，优选地直到硅晶片的第二主区域。 催化剂层至少部分地覆盖孔的表面。

公开(公告)号：US06670668B2

公开(公告)日：2003-12-30

申请号：US09796208

申请日：2001-02-28

申请人： Hermann Wendt

发明人： Hermann Wendt

IPC分类号： H01L27108

CPC分类号： H01L28/60

摘要： A microelectronic structure that is suitable, in particular, as part of a storage capacitor includes a semiconductor structure, a barrier structure, an electrode structure, and a dielectric structure made of a high-epsilon material. The electrode structure has a tensile mechanical layer stress. The microelectronic structure is fabricated, in particular, by sputtering platinum in order to form the electrode structure at a sputtering temperature of at least 200° C.

摘要翻译： 特别适用于存储电容器的一部分的微电子结构包括半导体结构，阻挡结构，电极结构和由高ε材料制成的电介质结构。 电极结构具有拉伸机械层应力。 微电子结构特别是通过溅射铂来制造，以便在至少200℃的溅射温度下形成电极结构。

公开(公告)号：US06656376B1

公开(公告)日：2003-12-02

申请号：US09360944

申请日：1999-07-26

申请人： Elke Fritsch ,  Christine Dehm ,  Hermann Wendt ,  Volker Weinrich

发明人： Elke Fritsch ,  Christine Dehm ,  Hermann Wendt ,  Volker Weinrich

IPC分类号： B44C122

CPC分类号： C23C16/4405 ,  Y10S438/905

摘要： A cleaning process for cleaning CVD units is disclosed. In the cleaning process, alkaline earth metal and/or metal-containing process residues, which form an amorphous film on reactor walls, are removed using a dry etching medium containing free diketones at a greatly reduced pressure and an elevated temperature. In the process, the free diketones react with the alkaline earth metals or metals to form volatile complexes.

摘要翻译： 公开了用于清洁CVD单元的清洁方法。 在清洁过程中，在反应器壁上形成非晶膜的碱土金属和/或含金属的工艺残留物使用在大大降低的压力和升高的温度下使用含有游离二酮的干蚀刻介质来除去。 在此过程中，游离二酮与碱土金属或金属反应形成挥发性络合物。

公开(公告)号：US06614575B1

公开(公告)日：2003-09-02

申请号：US09636521

申请日：2000-08-10

申请人： Ulrike Grüning ,  Volker Lehmann ,  Reinhard Stengl ,  Hermann Wendt ,  Hans Reisinger

发明人： Ulrike Grüning ,  Volker Lehmann ,  Reinhard Stengl ,  Hermann Wendt ,  Hans Reisinger

IPC分类号： G02F103

CPC分类号： B82Y20/00 ,  G02B6/1225

摘要： An optical structure includes a substrate having semiconductor material and a grating structure. The grating structure has the property of emitting at least one frequency band so that light having a frequency from that frequency band cannot propagate in the grating structure. The grating structure has a configuration of pores and a defective region. The pores are disposed outside the defective region in a periodic array, and the periodic array is disturbed in the defective region. A surface of the grating structure is provided with a conductive layer at least in the vicinity of the defective region. A method for producing the optical structure is also provided.

摘要翻译： 光学结构包括具有半导体材料和光栅结构的衬底。 光栅结构具有发射至少一个频带的特性，使得具有来自该频带的频率的光不能在光栅结构中传播。 光栅结构具有孔和缺陷区的构造。 孔以周期性阵列设置在缺陷区域的外侧，并且周期性阵列在缺陷区域中受到干扰。 光栅结构的表面至少在缺陷区域附近设置有导电层。 还提供了一种用于制造光学结构的方法。

公开(公告)号：US06558770B1

公开(公告)日：2003-05-06

申请号：US09708277

申请日：2000-11-08

申请人： Volker Lehmann ,  Hans Reisinger ,  Hermann Wendt ,  Reinhard Stengel ,  Gerrit Lange ,  Stefan Ottow

发明人： Volker Lehmann ,  Hans Reisinger ,  Hermann Wendt ,  Reinhard Stengel ,  Gerrit Lange ,  Stefan Ottow

IPC分类号： B32B324

CPC分类号： C25F3/02 ,  H01P1/20 ,  Y10T428/24273 ,  Y10T428/24331

摘要： A substrate made from silicon has a first region and a second region. Through pores are formed in the first region. Pores that do not traverse the substrate are provided in the second region. The production of the work piece is performed with the aid of electrochemical etching of the pores. The entire surface of the substrate is covered with a mask layer that is structured photolithographically on the rear of the substrate. The bottoms of the pores in the second region are etched clear, preferably using KOH.

摘要翻译： 由硅制成的衬底具有第一区域和第二区域。 在第一区域形成通孔。 在第二区域中设置不穿过基板的孔。 借助于孔的电化学蚀刻来进行工件的制造。 衬底的整个表面被掩模层覆盖，该掩模层被光刻地构造在衬底的后面。 第二区域中的孔的底部被清洗，优选使用KOH。

公开(公告)号：US6117790A

公开(公告)日：2000-09-12

申请号：US302655

申请日：1999-04-30

申请人： Herbert Schafer ,  Martin Franosch ,  Reinhard Stengl ,  Gerrit Lange ,  Hans Reisinger ,  Hermann Wendt ,  Volker Lehmann

发明人： Herbert Schafer ,  Martin Franosch ,  Reinhard Stengl ,  Gerrit Lange ,  Hans Reisinger ,  Hermann Wendt ,  Volker Lehmann

IPC分类号： H01L21/02 ,  H01L21/8242 ,  H01L27/108 ,  H01L21/00

CPC分类号： H01L27/10852 ,  H01L27/10817 ,  H01L28/82

摘要： A method for fabricating a capacitor for a semiconductor memory configuration. In this case, a selectively etchable material is applied to a conductive support, which is connected to a semiconductor body via a contact hole in an insulator layer, and patterned. A first conductive layer is applied thereon and patterned. A hole is introduced into the first conductive layer, through which hole the selectively etchable material is etched out. A cavity is produced under the first conductive layer in the process. The inner surface of the cavity and the outer surface of the first conductive layer are provided with a dielectric layer, to which a second conductive layer is applied and patterned.

摘要翻译： 一种制造用于半导体存储器配置的电容器的方法。 在这种情况下，将可选择的可蚀刻材料施加到导电支撑件，该导电支撑件通过绝缘体层中的接触孔连接到半导体本体并且被图案化。 在其上施加第一导电层并图案化。 在第一导电层中引入一个孔，通过该孔蚀刻可选择性蚀刻的材料。 在该过程中在第一导电层下方产生空腔。 空腔的内表面和第一导电层的外表面设置有电介质层，第二导电层被施加并图案化。

公开(公告)号：US5866452A

公开(公告)日：1999-02-02

申请号：US750942

申请日：1997-02-10

申请人： Josef Willer ,  Hermann Wendt ,  Herbert Schafer

发明人： Josef Willer ,  Hermann Wendt ,  Herbert Schafer

IPC分类号： H01L27/04 ,  H01L21/02 ,  H01L21/822 ,  H01L21/8242

CPC分类号： H01L28/82

摘要： To produce a silicon capacitor, hole apertures at whose surface a conductive zone (40) is formed by doping and whose surface is provided with a dielectric layer (6) and a conductive layer (7) are generated in an n-doped silicon substrate (1). To compensate for mechanical strains in the silicon substrate (1) brought about by the doping of the conductive zone (40), the conductive zone (40) is additionally doped with germanium which is outdiffused from a germanium-doped layer.

摘要翻译： PCT No.PCT / DE95 / 01036 Sec。 371日期1997年2月10日 102（e）1997年2月10日PCT PCT 1995年8月7日PCT公布。 出版物WO96 / 05620 日期1996年2月22日为了制造硅电容器，在其表面上通过掺杂形成导电区（40）的孔径，并且其表面上设置有电介质层（6）和导电层（7），在n 掺杂的硅衬底（1）。 为了补偿由于导电区（40）的掺杂而导致的硅衬底（1）中的机械应变，导电区（40）另外掺有锗，其从锗掺杂层向外扩散。