公开(公告)号：US08576601B2

公开(公告)日：2013-11-05

申请号：US13403398

申请日：2012-02-23

申请人： Takao Marukame ,  Tomoaki Inokuchi ,  Hideyuki Sugiyama ,  Mizue Ishikawa ,  Yoshiaki Saito ,  Atsuhiro Kinoshita ,  Kosuke Tatsumura

发明人： Takao Marukame ,  Tomoaki Inokuchi ,  Hideyuki Sugiyama ,  Mizue Ishikawa ,  Yoshiaki Saito ,  Atsuhiro Kinoshita ,  Kosuke Tatsumura

IPC分类号： G11C15/02

CPC分类号： G11C15/02 ,  G11C11/161 ,  G11C15/046 ,  H01L27/228

摘要： One embodiment provides a content addressable memory, including: a pair of spin MOSFETs including: a first spin MOSFET whose magnetization state is set in accordance with stored data; and a second spin MOSFET whose magnetization state is set in accordance with the stored data, the second spin MOSFET being connected in parallel with the first spin MOSFET; a first wiring configured to apply a gate voltage so that any one of the first spin MOSFET and the second spin MOSFET becomes electrically conductive in accordance with search data; and a second wiring configured to apply a current to both of the first spin MOSFET and the second spin MOSFET.

摘要翻译： 一个实施例提供一种内容可寻址存储器，包括：一对自旋MOSFET，其包括：第一自旋MOSFET，其磁化状态根据存储的数据设置; 以及第二自旋MOSFET，其磁化状态根据存储的数据设定，第二自旋MOSFET与第一自旋MOSFET并联连接; 第一布线，被配置为施加栅极电压，使得第一自旋MOSFET和第二自旋MOSFET中的任何一个根据搜索数据变为导电; 以及配置为向第一自旋MOSFET和第二自旋MOSFET两者施加电流的第二布线。

公开(公告)号：US08520421B2

公开(公告)日：2013-08-27

申请号：US13422435

申请日：2012-03-16

申请人： Atsuhiro Kinoshita

发明人： Atsuhiro Kinoshita

IPC分类号： G11C15/00

CPC分类号： G11C15/04 ,  G11C15/046

摘要： According to one embodiment, a semiconductor associative memory device comprises a retrieval block having retrieval word strings arranged in a column direction, each of the retrieval word strings includes memory cells arranged in a row direction between a word input terminal and a word output terminal, each of the memory cells having a first input terminal, a second input terminal, and an output terminal, wherein in each retrieval word string, the second input terminal of one of the memory cells is used as the word input terminal, and each of other memory cells is connected to the output terminal of adjacent memory cell by the second input terminal, wherein the first input terminals of the memory cells in the same column are connected.

摘要翻译： 根据一个实施例，半导体相关存储器件包括具有按列方向布置的检索字串的检索块，每个检索字串包括在字输入端和字输出端之间沿行方向布置的存储单元，每个 具有第一输入端子，第二输入端子和输出端子的存储单元，其中在每个检索字串中，一个存储单元的第二输入端用作字输入端，并且每个其它存储器 单元通过第二输入端子连接到相邻存储单元的输出端子，其中同一列中的存储单元的第一输入端子被连接。

公开(公告)号：US08513725B2

公开(公告)日：2013-08-20

申请号：US13236734

申请日：2011-09-20

申请人： Kiwamu Sakuma ,  Atsuhiro Kinoshita

发明人： Kiwamu Sakuma ,  Atsuhiro Kinoshita

IPC分类号： H01L29/78 ,  H01L21/28

CPC分类号： H01L27/11578 ,  H01L27/11519 ,  H01L27/11524 ,  H01L27/11551 ,  H01L27/11565 ,  H01L29/785 ,  H01L29/792

摘要： According to one embodiment, a memory device includes first and second fin type stacked structures each includes first to i-th memory strings (i is a natural number except 1) that are stacked in a first direction, the first and second fin type stacked structures which extend in a second direction and which are adjacent in a third direction, a first portion connected to one end in the second direction of the first fin type stacked structure, a width in the third direction of the first portion being greater than a width in the third direction of the first fin type stacked structure, and a second portion connected to one end in the second direction of the second fin type stacked structure, a width in the third direction of the second portion being greater than a width in the third direction of the second fin type stacked structure.

摘要翻译： 根据一个实施例，存储器件包括第一和第二鳍式堆叠结构，每个第一和第二鳍式堆叠结构每个包括沿第一方向堆叠的第一至第i存储器串（i是除1之外的自然数），第一和第二鳍式堆叠结构 其在第二方向上延伸并且在第三方向上相邻，第一部分连接到第一鳍式堆叠结构的第二方向上的一端，第一部分的第三方向上的宽度大于第一方向上的宽度 第一鳍式堆叠结构的第三方向和与第二鳍式堆叠结构的第二方向的一端连接的第二部分，第二部分的第三方向上的宽度大于第三方向上的宽度 的第二鳍式堆叠结构。

公开(公告)号：US08357580B2

公开(公告)日：2013-01-22

申请号：US12618402

申请日：2009-11-13

申请人： Atsuhiro Kinoshita ,  Yoshinori Tsuchiya ,  Junji Koga

发明人： Atsuhiro Kinoshita ,  Yoshinori Tsuchiya ,  Junji Koga

IPC分类号： H01L21/336 ,  H01L21/4763

CPC分类号： H01L21/28105 ,  H01L21/28097 ,  H01L21/32155 ,  H01L21/82385 ,  H01L29/66651 ,  H01L29/785

摘要： A semiconductor device includes a semiconductor substrate; a first gate insulation film formed on the semiconductor substrate; a second gate insulation film formed on the semiconductor substrate; a first gate electrode formed on the first gate insulation film and fully silicided; and a second gate electrode formed on the second gate insulation film and fully silicided, a gate length or a gate width of the second gate electrode being larger than that of the first gate electrode, and a thickness of the second gate electrode being smaller than that of the first gate electrode.

摘要翻译： 半导体器件包括半导体衬底; 形成在所述半导体基板上的第一栅极绝缘膜; 形成在所述半导体基板上的第二栅极绝缘膜; 形成在第一栅极绝缘膜上并完全硅化的第一栅电极; 以及形成在所述第二栅极绝缘膜上并完全硅化的第二栅电极，所述第二栅电极的栅极长度或栅极宽度大于所述第一栅电极的栅极长度或栅极宽度，并且所述第二栅电极的厚度小于所述第二栅电极的厚度 的第一栅电极。

公开(公告)号：US20120139007A1

公开(公告)日：2012-06-07

申请号：US13344107

申请日：2012-01-05

申请人： Kosuke Tatsumura ,  Atsuhiro Kinoshita

发明人： Kosuke Tatsumura ,  Atsuhiro Kinoshita

IPC分类号： H01L29/78 ,  H01L21/336

CPC分类号： H01L29/66742 ,  H01L29/045 ,  H01L29/1054 ,  H01L29/267 ,  H01L29/66545 ,  H01L29/66795 ,  H01L29/78 ,  H01L29/785 ,  H01L29/78681 ,  H01L29/78684

摘要： According to one embodiment, a fabrication method of a semiconductor device comprising forming a dummy gate with a gate length direction set to a [111] direction perpendicular to a [110] direction on a surface of a supporting substrate having Si1-xGex (0≦x

摘要翻译： 根据一个实施例，一种半导体器件的制造方法包括：在具有Si1-xGex（0＆amp; nlE;）的支撑衬底的表面上形成栅极长度方向设置为垂直于[110]方向的[111] x <0.5），具有垂直于在表面上设置为[110]方向的表面的晶体取向，形成源极/漏极区域并在虚拟栅极的侧部分上形成绝缘膜。 接下来，使用绝缘膜作为掩模蚀刻伪栅极，并且进一步蚀刻在源极/漏极区域之间的衬底的表面部分。 接下来，通过使用源极/漏极区域的边缘部分作为晶种，在源极/漏极区域之间生长由III-V族半导体或Ge形成的沟道区域。 然后，通过栅极绝缘膜在沟道区的上方形成栅电极。

公开(公告)号：US20120026779A1

公开(公告)日：2012-02-02

申请号：US13213871

申请日：2011-08-19

申请人： Kazutaka Ikegami ,  Atsuhiro Kinoshita ,  Daisuke Hagishima

发明人： Kazutaka Ikegami ,  Atsuhiro Kinoshita ,  Daisuke Hagishima

IPC分类号： G11C11/00

CPC分类号： G11C13/0002 ,  G11C2213/72 ,  G11C2213/77 ,  G11C2213/79 ,  H01L27/2409 ,  H01L27/2436 ,  H01L45/146 ,  H03K19/1776

摘要： A nonvolatile memory according to an embodiment includes at least one memory cell including: a variable resistance memory comprising one end connected to a first terminal, and the other end connected to a second terminal, a drive voltage being applied to the first terminal; and a diode comprising a cathode connected to the second terminal, and an anode connected to a third terminal, a ground potential being applied to the third terminal. An output of the memory cell is output from the second terminal, the output of the memory cell depends on a resistance state of the variable resistance memory.

摘要翻译： 根据实施例的非易失性存储器包括至少一个存储单元，包括：可变电阻存储器，包括连接到第一端子的一端，并且另一端连接到第二端子，施加到第一端子的驱动电压; 以及二极管，包括连接到第二端子的阴极和连接到第三端子的阳极，将地电位施加到第三端子。 存储单元的输出从第二端输出，存储单元的输出取决于可变电阻存储器的电阻状态。

公开(公告)号：US08001065B2

公开(公告)日：2011-08-16

申请号：US12211739

申请日：2008-09-16

申请人： Chika Tanaka ,  Atsuhiro Kinoshita

发明人： Chika Tanaka ,  Atsuhiro Kinoshita

IPC分类号： G06N5/00

CPC分类号： G06N3/063 ,  G11C16/22 ,  G11C27/005

摘要： A semiconductor storage device includes a storage part including a plurality of nonvolatile semiconductor memory cells each having a conductive path, a charge storage layer and a control gate electrode. The device further includes a plurality of first input terminals each connected to one end of the conductive path of each nonvolatile semiconductor memory cell, a plurality of second input terminals each connected to the control gate of each nonvolatile semiconductor memory cell, and an output end connected to the other ends of the conductive paths of the plurality of nonvolatile semiconductor memory cells, respectively.

摘要翻译： 一种半导体存储装置，包括具有导电路径的多个非易失性半导体存储单元，电荷存储层和控制栅电极的存储部。 该装置还包括多个第一输入端子，每个第一输入端子连接到每个非易失性半导体存储单元的导电路径的一端，多个第二输入端子，每个第二输入端子连接到每个非易失性半导体存储器单元的控制栅极，并且输出端连接 分别连接到多个非易失性半导体存储单元的导电路径的另一端。

公开(公告)号：US07893483B2

公开(公告)日：2011-02-22

申请号：US12043193

申请日：2008-03-06

申请人： Atsuhiro Kinoshita ,  Yoshifumi Nishi

发明人： Atsuhiro Kinoshita ,  Yoshifumi Nishi

IPC分类号： H01L29/788

CPC分类号： H01L29/7881 ,  H01L21/28273 ,  H01L27/11521 ,  H01L29/42324 ,  H01L29/66825 ,  H01L29/785

摘要： A neuron device includes: a semiconductor layer; source and drain regions formed in the semiconductor layer at a distance from each other; a protection film formed on an upper face of the semiconductor layer; a channel region formed in the semiconductor layer between the source region and the drain region; a pair of gate insulating films formed on two side faces of the channel region; a floating gate electrode including: a first portion covered on the gate insulating films and the protection film; a second portion connected to the first portion; and a third portion provided on the substrate so as to connect to the end portion of the second portion on the opposite side from the first portion; an interelectrode insulating film provided on the first to third portions; and a plurality of control gate electrodes provided on the third portion.

摘要翻译： 神经元装置包括：半导体层; 源极和漏极区域形成在半导体层中彼此间隔一定距离; 形成在所述半导体层的上表面上的保护膜; 在所述源极区域和所述漏极区域之间的所述半导体层中形成的沟道区域; 形成在沟道区域的两个侧面上的一对栅极绝缘膜; 一种浮栅电极，包括：覆盖在栅极绝缘膜和保护膜上的第一部分; 连接到第一部分的第二部分; 以及第三部分，设置在所述基板上，以便在与所述第一部分相反的一侧连接到所述第二部分的端部; 设置在所述第一至第三部分上的电极间绝缘膜; 以及设置在第三部分上的多个控制栅电极。

公开(公告)号：US07807538B2

公开(公告)日：2010-10-05

申请号：US11898295

申请日：2007-09-11

申请人： Takashi Yamauchi ,  Atsuhiro Kinoshita ,  Yoshinori Tsuchiya ,  Junji Koga

发明人： Takashi Yamauchi ,  Atsuhiro Kinoshita ,  Yoshinori Tsuchiya ,  Junji Koga

IPC分类号： H01L21/336

CPC分类号： H01L29/66795 ,  H01L21/26513 ,  H01L21/324 ,  H01L21/823807 ,  H01L21/823814 ,  H01L29/165 ,  H01L29/47 ,  H01L29/66507 ,  H01L29/6653 ,  H01L29/6659 ,  H01L29/66636 ,  H01L29/66643 ,  H01L29/7833 ,  H01L29/7848 ,  H01L29/785

摘要： A metal insulator semiconductor field effect transistor (MISFET) having a strained channel region is disclosed. Also disclosed is a method of fabricating a semiconductor device having a low-resistance junction interface. This fabrication method includes the step of forming a gate electrode above a silicon substrate with a gate insulator film being sandwiched therebetween. Then, form a pair of heavily-doped p (p+) type diffusion layers in or on the substrate surface at both sides of the gate electrode to a concentration of 5×1019 atoms/cm3 or more and yet less than or equal to 1×1021 atoms/cm3. Next, silicidize the p+-type layers by reaction with a metal in the state that each layer is applied a compressive strain.

摘要翻译： 公开了具有应变通道区域的金属绝缘体半导体场效应晶体管（MISFET）。 还公开了一种制造具有低电阻结界面的半导体器件的方法。 该制造方法包括在硅衬底上形成栅电极的步骤，其间夹有栅绝缘膜。 然后，在栅电极两侧的基板表面中或其上形成一对重掺杂的p（p +）型扩散层，其浓度为5×1019原子/ cm3以上且小于等于1× 1021原子/ cm3。 接下来，在各层施加压缩应变的状态下，通过与金属反应来硅化p +型层。

公开(公告)号：US07642165B2

公开(公告)日：2010-01-05

申请号：US11892940

申请日：2007-08-28

申请人： Masao Shingu ,  Atsuhiro Kinoshita ,  Yoshinori Tsuchiya

发明人： Masao Shingu ,  Atsuhiro Kinoshita ,  Yoshinori Tsuchiya

IPC分类号： H01L21/8234

CPC分类号： H01L21/28079 ,  H01L21/28052 ,  H01L21/28097 ,  H01L21/28518 ,  H01L21/823814 ,  H01L21/823835 ,  H01L27/1203 ,  H01L29/4933 ,  H01L29/495 ,  H01L29/4975 ,  H01L29/7851

摘要： A semiconductor device having a field effect transistor (FET) with enhanced performance by reduction of electrical contact resistance of electrodes and resistance of the electrodes per se is disclosed. The FET includes an n-type FET having a channel region formed in a semiconductor substrate, a gate electrode insulatively overlying the channel region, and a pair of source and drain electrodes which are formed at both ends of the channel region. The source/drain electrodes are made of silicide of a first metal. An interface layer that contains a second metal is formed in the interface between the substrate and the first metal. The second metal is smaller in work function than silicide of the first metal, and the second metal silicide is less in work function than the first metal silicide. A fabrication method of the semiconductor device is also disclosed.

摘要翻译： 公开了具有通过降低电极的电接触电阻和电极本身的电阻而具有增强的性能的场效应晶体管（FET）的半导体器件。 FET包括具有形成在半导体衬底中的沟道区域，绝缘地覆盖沟道区域的栅极电极和形成在沟道区域两端的一对源极和漏极电极的n型FET。 源极/漏极由第一金属的硅化物制成。 在基板和第一金属之间的界面中形成包含第二金属的界面层。 第二金属的功函数比第一金属的硅化物小，第二金属硅化物的功函数小于第一金属硅化物。 还公开了半导体器件的制造方法。