公开(公告)号：US09530499B2

公开(公告)日：2016-12-27

申请号：US13557401

申请日：2012-07-25

申请人： Yosuke Bando ,  Atsuhiro Kinoshita ,  Atsushi Kunimatsu

发明人： Yosuke Bando ,  Atsuhiro Kinoshita ,  Atsushi Kunimatsu

IPC分类号： G11C15/04 ,  G06F17/30 ,  G11C15/00

CPC分类号： G11C15/04 ,  G06F17/30864 ,  G06F17/30949 ,  G06F17/30985 ,  G11C15/00

摘要： According to one embodiment, a semiconductor memory device includes a memory and a controller. The memory stores data pieces and search information including entries, where each entry is associated with a search key for specifying one data piece and a real address at which the data piece is stored. Upon reception of a first command, the controller, when the first command specifies a search key, outputs one data piece corresponding to one entry which includes the search key, and when the first command specifies one real address, outputs one data piece corresponding to one entry including the real address.

摘要翻译： 根据一个实施例，半导体存储器件包括存储器和控制器。 存储器存储包括条目的数据片段和搜索信息，其中每个条目与用于指定一个数据片段的搜索关键字和存储数据片段的实际地址相关联。 当接收到第一命令时，控制器在第一命令指定搜索关键字时，输出与包括搜索关键字的一个条目相对应的一个数据段，并且当第一命令指定一个实际地址时，输出与一个对应的一个数据 输入包括真实地址。

公开(公告)号：US08849219B2

公开(公告)日：2014-09-30

申请号：US13599413

申请日：2012-08-30

申请人： Jun Deguchi ,  Shouhei Kousai ,  Yousuke Hagiwara ,  Masamichi Suzuki ,  Atsuhiro Kinoshita ,  Takao Marukame

发明人： Jun Deguchi ,  Shouhei Kousai ,  Yousuke Hagiwara ,  Masamichi Suzuki ,  Atsuhiro Kinoshita ,  Takao Marukame

IPC分类号： H04B1/38 ,  H03M1/66 ,  H03M1/10 ,  H03M1/74

CPC分类号： H03M1/66 ,  H03M1/1061 ,  H03M1/745

摘要： In general, according to one embodiment, a DA converter configured to convert a digital signal comprising n (n>1) bits to an analog current to output the analog current from an output terminal, includes n voltage-current converters. Each of them corresponds to each bit of the digital signal and is configured to generate a current depending on the corresponding bit. A k-th (k is an integer of 0 to n−1) voltage-current converter includes a first transistor whose threshold voltage is adjustable. The first transistor includes a semiconductor substrate, a first diffusion region, a second diffusion region, an insulating film, a charge accumulating film, and a gate.

摘要翻译： 通常，根据一个实施例，配置成将包括n（n> 1）位的数字信号转换为模拟电流以从输出端输出模拟电流的DA转换器包括n个电压 - 电流转换器。 它们中的每一个对应于数字信号的每个位，并且被配置为根据相应的位产生电流。 第k（k是0到n-1的整数）电压 - 电流转换器包括阈值电压可调的第一晶体管。 第一晶体管包括半导体衬底，第一扩散区，第二扩散区，绝缘膜，电荷累积膜和栅极。

公开(公告)号：US08681034B2

公开(公告)日：2014-03-25

申请号：US13536085

申请日：2012-06-28

申请人： Takao Marukame ,  Tetsufumi Tanamoto ,  Atsuhiro Kinoshita ,  Tomoaki Inokuchi ,  Masamichi Suzuki ,  Yoshiaki Saito

发明人： Takao Marukame ,  Tetsufumi Tanamoto ,  Atsuhiro Kinoshita ,  Tomoaki Inokuchi ,  Masamichi Suzuki ,  Yoshiaki Saito

IPC分类号： H03M1/34

CPC分类号： H03M1/1061 ,  H01L27/22 ,  H01L43/08 ,  H03M1/365

摘要： According to an embodiment, an analog-to-digital converter includes a voltage generating unit, and a plurality of comparators. The voltage generating unit is configured to divide a reference voltage by a plurality of variable resistors to generate a plurality of comparative voltages. Each of the plurality of comparator is configured to compare any one of the plurality of comparative voltages with an analog input voltage and output a digital signal based on a result of a comparison between the comparative voltage and the analog input voltage. Each of the plurality of variable resistors includes a plurality of variable resistive elements that are connected in series, and each of the plurality of variable resistive elements has a resistance value that is variably set according to an external signal.

摘要翻译： 根据实施例，模数转换器包括电压产生单元和多个比较器。 电压产生单元被配置为通过多个可变电阻器分压参考电压以产生多个比较电压。 多个比较器中的每一个被配置为将多个比较电压中的任何一个与模拟输入电压进行比较，并且基于比较电压和模拟输入电压之间的比较结果输出数字信号。 多个可变电阻器中的每一个包括串联连接的多个可变电阻元件，并且多个可变电阻元件中的每一个具有根据外部信号可变地设置的电阻值。

公开(公告)号：US08681033B2

公开(公告)日：2014-03-25

申请号：US13535118

申请日：2012-06-27

申请人： Takao Marukame ,  Tetsufumi Tanamoto ,  Atsuhiro Kinoshita ,  Tomoaki Inokuchi ,  Masamichi Suzuki ,  Yoshiaki Saito

发明人： Takao Marukame ,  Tetsufumi Tanamoto ,  Atsuhiro Kinoshita ,  Tomoaki Inokuchi ,  Masamichi Suzuki ,  Yoshiaki Saito

IPC分类号： H03M1/34

CPC分类号： H03M1/1061 ,  H03F3/45183 ,  H03F2203/45391 ,  H03F2203/45392 ,  H03F2203/45674 ,  H03K5/2481 ,  H03M1/365

摘要： According to an embodiment, an analog-to-digital converter includes a voltage generating unit to generate comparative voltages; and comparators. Each comparator compares any one of the comparative voltages with an analog input voltage and output a digital signal. Each comparator includes a differential pair circuit to detect a potential difference between two inputs. The differential pair circuit includes first and second circuit portions. The first circuit portion includes a first transistor having a gate to which one input is supplied; and a resistor connected in series with the first transistor. The second circuit portion includes a second transistor having a gate to which the other input is supplied and forms a differential pair with the first transistor; and a variable resistor connected in series with the second transistor. The variable resistor includes variable resistive elements each having a resistance value variably set according to a control signal.

摘要翻译： 根据实施例，模数转换器包括产生比较电压的电压产生单元; 和比较者。 每个比较器将比较电压中的任何一个与模拟输入电压进行比较，并输出数字信号。 每个比较器包括用于检测两个输入之间的电位差的差分对电路。 差分对电路包括第一和第二电路部分。 第一电路部分包括具有一个输入端的栅极的第一晶体管; 以及与第一晶体管串联连接的电阻器。 第二电路部分包括第二晶体管，其具有提供另一输入的栅极，并与第一晶体管形成差分对; 以及与第二晶体管串联连接的可变电阻器。 可变电阻器包括可变电阻元件，每个电阻元件具有根据控制信号可变地设置的电阻值。

公开(公告)号：US08576601B2

公开(公告)日：2013-11-05

申请号：US13403398

申请日：2012-02-23

申请人： Takao Marukame ,  Tomoaki Inokuchi ,  Hideyuki Sugiyama ,  Mizue Ishikawa ,  Yoshiaki Saito ,  Atsuhiro Kinoshita ,  Kosuke Tatsumura

发明人： Takao Marukame ,  Tomoaki Inokuchi ,  Hideyuki Sugiyama ,  Mizue Ishikawa ,  Yoshiaki Saito ,  Atsuhiro Kinoshita ,  Kosuke Tatsumura

IPC分类号： G11C15/02

CPC分类号： G11C15/02 ,  G11C11/161 ,  G11C15/046 ,  H01L27/228

摘要： One embodiment provides a content addressable memory, including: a pair of spin MOSFETs including: a first spin MOSFET whose magnetization state is set in accordance with stored data; and a second spin MOSFET whose magnetization state is set in accordance with the stored data, the second spin MOSFET being connected in parallel with the first spin MOSFET; a first wiring configured to apply a gate voltage so that any one of the first spin MOSFET and the second spin MOSFET becomes electrically conductive in accordance with search data; and a second wiring configured to apply a current to both of the first spin MOSFET and the second spin MOSFET.

摘要翻译： 一个实施例提供一种内容可寻址存储器，包括：一对自旋MOSFET，其包括：第一自旋MOSFET，其磁化状态根据存储的数据设置; 以及第二自旋MOSFET，其磁化状态根据存储的数据设定，第二自旋MOSFET与第一自旋MOSFET并联连接; 第一布线，被配置为施加栅极电压，使得第一自旋MOSFET和第二自旋MOSFET中的任何一个根据搜索数据变为导电; 以及配置为向第一自旋MOSFET和第二自旋MOSFET两者施加电流的第二布线。

公开(公告)号：US08520421B2

公开(公告)日：2013-08-27

申请号：US13422435

申请日：2012-03-16

申请人： Atsuhiro Kinoshita

发明人： Atsuhiro Kinoshita

IPC分类号： G11C15/00

CPC分类号： G11C15/04 ,  G11C15/046

摘要： According to one embodiment, a semiconductor associative memory device comprises a retrieval block having retrieval word strings arranged in a column direction, each of the retrieval word strings includes memory cells arranged in a row direction between a word input terminal and a word output terminal, each of the memory cells having a first input terminal, a second input terminal, and an output terminal, wherein in each retrieval word string, the second input terminal of one of the memory cells is used as the word input terminal, and each of other memory cells is connected to the output terminal of adjacent memory cell by the second input terminal, wherein the first input terminals of the memory cells in the same column are connected.

摘要翻译： 根据一个实施例，半导体相关存储器件包括具有按列方向布置的检索字串的检索块，每个检索字串包括在字输入端和字输出端之间沿行方向布置的存储单元，每个 具有第一输入端子，第二输入端子和输出端子的存储单元，其中在每个检索字串中，一个存储单元的第二输入端用作字输入端，并且每个其它存储器 单元通过第二输入端子连接到相邻存储单元的输出端子，其中同一列中的存储单元的第一输入端子被连接。

公开(公告)号：US08513725B2

公开(公告)日：2013-08-20

申请号：US13236734

申请日：2011-09-20

申请人： Kiwamu Sakuma ,  Atsuhiro Kinoshita

发明人： Kiwamu Sakuma ,  Atsuhiro Kinoshita

IPC分类号： H01L29/78 ,  H01L21/28

CPC分类号： H01L27/11578 ,  H01L27/11519 ,  H01L27/11524 ,  H01L27/11551 ,  H01L27/11565 ,  H01L29/785 ,  H01L29/792

摘要： According to one embodiment, a memory device includes first and second fin type stacked structures each includes first to i-th memory strings (i is a natural number except 1) that are stacked in a first direction, the first and second fin type stacked structures which extend in a second direction and which are adjacent in a third direction, a first portion connected to one end in the second direction of the first fin type stacked structure, a width in the third direction of the first portion being greater than a width in the third direction of the first fin type stacked structure, and a second portion connected to one end in the second direction of the second fin type stacked structure, a width in the third direction of the second portion being greater than a width in the third direction of the second fin type stacked structure.

摘要翻译： 根据一个实施例，存储器件包括第一和第二鳍式堆叠结构，每个第一和第二鳍式堆叠结构每个包括沿第一方向堆叠的第一至第i存储器串（i是除1之外的自然数），第一和第二鳍式堆叠结构 其在第二方向上延伸并且在第三方向上相邻，第一部分连接到第一鳍式堆叠结构的第二方向上的一端，第一部分的第三方向上的宽度大于第一方向上的宽度 第一鳍式堆叠结构的第三方向和与第二鳍式堆叠结构的第二方向的一端连接的第二部分，第二部分的第三方向上的宽度大于第三方向上的宽度 的第二鳍式堆叠结构。

公开(公告)号：US20130181184A1

公开(公告)日：2013-07-18

申请号：US13547567

申请日：2012-07-12

申请人： Kiwamu SAKUMA ,  Masahiro KIYOTOSHI ,  Atsuhiro KINOSHITA ,  Haruka KUSAI

发明人： Kiwamu SAKUMA ,  Masahiro KIYOTOSHI ,  Atsuhiro KINOSHITA ,  Haruka KUSAI

IPC分类号： H01L27/24 ,  H01L21/8234

CPC分类号： H01L45/1233 ,  H01L21/823431 ,  H01L21/845 ,  H01L27/0688 ,  H01L27/11519 ,  H01L27/11524 ,  H01L27/11551 ,  H01L27/11565 ,  H01L27/1157 ,  H01L27/11578 ,  H01L27/1211 ,  H01L27/222 ,  H01L27/2454 ,  H01L27/2481 ,  H01L29/7881 ,  H01L29/792 ,  H01L45/1206 ,  H01L45/1253

摘要： According to one embodiment, a nonvolatile semiconductor memory device includes fin-type stacked layer structures. Each of the structures includes semiconductor layers stacked in a perpendicular direction. Assist gate electrodes are disposed in an in-plane direction and divided on a surface in the perpendicular direction of the structures.

公开(公告)号：US08357580B2

公开(公告)日：2013-01-22

申请号：US12618402

申请日：2009-11-13

申请人： Atsuhiro Kinoshita ,  Yoshinori Tsuchiya ,  Junji Koga

发明人： Atsuhiro Kinoshita ,  Yoshinori Tsuchiya ,  Junji Koga

IPC分类号： H01L21/336 ,  H01L21/4763

CPC分类号： H01L21/28105 ,  H01L21/28097 ,  H01L21/32155 ,  H01L21/82385 ,  H01L29/66651 ,  H01L29/785

摘要： A semiconductor device includes a semiconductor substrate; a first gate insulation film formed on the semiconductor substrate; a second gate insulation film formed on the semiconductor substrate; a first gate electrode formed on the first gate insulation film and fully silicided; and a second gate electrode formed on the second gate insulation film and fully silicided, a gate length or a gate width of the second gate electrode being larger than that of the first gate electrode, and a thickness of the second gate electrode being smaller than that of the first gate electrode.

摘要翻译： 半导体器件包括半导体衬底; 形成在所述半导体基板上的第一栅极绝缘膜; 形成在所述半导体基板上的第二栅极绝缘膜; 形成在第一栅极绝缘膜上并完全硅化的第一栅电极; 以及形成在所述第二栅极绝缘膜上并完全硅化的第二栅电极，所述第二栅电极的栅极长度或栅极宽度大于所述第一栅电极的栅极长度或栅极宽度，并且所述第二栅电极的厚度小于所述第二栅电极的厚度 的第一栅电极。

公开(公告)号：US20120139007A1

公开(公告)日：2012-06-07

申请号：US13344107

申请日：2012-01-05

申请人： Kosuke Tatsumura ,  Atsuhiro Kinoshita

发明人： Kosuke Tatsumura ,  Atsuhiro Kinoshita

IPC分类号： H01L29/78 ,  H01L21/336

CPC分类号： H01L29/66742 ,  H01L29/045 ,  H01L29/1054 ,  H01L29/267 ,  H01L29/66545 ,  H01L29/66795 ,  H01L29/78 ,  H01L29/785 ,  H01L29/78681 ,  H01L29/78684

摘要： According to one embodiment, a fabrication method of a semiconductor device comprising forming a dummy gate with a gate length direction set to a [111] direction perpendicular to a [110] direction on a surface of a supporting substrate having Si1-xGex (0≦x

摘要翻译： 根据一个实施例，一种半导体器件的制造方法包括：在具有Si1-xGex（0＆amp; nlE;）的支撑衬底的表面上形成栅极长度方向设置为垂直于[110]方向的[111] x <0.5），具有垂直于在表面上设置为[110]方向的表面的晶体取向，形成源极/漏极区域并在虚拟栅极的侧部分上形成绝缘膜。 接下来，使用绝缘膜作为掩模蚀刻伪栅极，并且进一步蚀刻在源极/漏极区域之间的衬底的表面部分。 接下来，通过使用源极/漏极区域的边缘部分作为晶种，在源极/漏极区域之间生长由III-V族半导体或Ge形成的沟道区域。 然后，通过栅极绝缘膜在沟道区的上方形成栅电极。