利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

172 条记录 (耗时 0.051 秒)

    INSTRUCTION AND LOGIC TO PROVIDE VECTOR COMPRESS AND ROTATE FUNCTIONALITY
    62.
    发明申请
    INSTRUCTION AND LOGIC TO PROVIDE VECTOR COMPRESS AND ROTATE FUNCTIONALITY 有权
    指令和逻辑提供向量压缩和旋转功能

    公开(公告)号：US20140122831A1

    公开(公告)日：2014-05-01

    申请号：US13664401

    申请日：2012-10-30

    申请人： Tal Uliel ,  Elmoustapha Ould-Ahmed-Vall ,  Robert Valentine

    发明人： Tal Uliel ,  Elmoustapha Ould-Ahmed-Vall ,  Robert Valentine

    IPC分类号： G06F15/80

    CPC分类号： G06F15/8076 ,  G06F9/30018 ,  G06F9/30032 ,  G06F9/30036 ,  G06F9/30101 ,  G06F9/30112 ,  G06F9/3013 ,  G06F9/30145 ,  G06F9/30149 ,  G06F9/3016 ,  G06F9/30185 ,  G06F9/3877 ,  G06F9/3885 ,  G06F9/3887 ,  G06F9/3889 ,  G06F12/0811 ,  G06F12/084 ,  G06F12/0875 ,  G06F2212/452 ,  G06F2212/62

    摘要： Instructions and logic provide vector compress and rotate functionality. Some embodiments, responsive to an instruction specifying: a vector source, a mask, a vector destination and destination offset, read the mask, and copy corresponding unmasked vector elements from the vector source to adjacent sequential locations in the vector destination, starting at the vector destination offset location. In some embodiments, the unmasked vector elements from the vector source are copied to adjacent sequential element locations modulo the total number of element locations in the vector destination. In some alternative embodiments, copying stops whenever the vector destination is full, and upon copying an unmasked vector element from the vector source to an adjacent sequential element location in the vector destination, the value of a corresponding field in the mask is changed to a masked value. Alternative embodiments zero elements of the vector destination, in which no element from the vector source is copied.

    摘要翻译： 说明和逻辑提供矢量压缩和旋转功能。 一些实施例，响应于指定向量源，掩码，向量目的地和目的地偏移的指令，读取掩码，并将向量源中的相应未屏蔽向量元素复制到向量目的地中的相邻顺序位置，从向量开始 目的地偏移位置。 在一些实施例中，来自向量源的未屏蔽向量元素被复制到向量目的地中的元素位置的总数的相邻顺序元素位置。 在一些备选实施例中，只要向量目的地已满，复制就停止，并且在将未屏蔽向量元素从向量源复制到向量目的地中的相邻顺序元素位置时，掩码中相应字段的值被改变为被掩码 值。 替代实施例的向量目的地的零元素，其中没有复制来自向量源的元素。

    Mixing instructions with different register sizes
    63.
    发明授权
    Mixing instructions with different register sizes 有权
    混合使用不同寄存器大小的指令

    公开(公告)号：US08694758B2

    公开(公告)日：2014-04-08

    申请号：US11965667

    申请日：2007-12-27

    申请人： Doron Orenstien ,  Zeev Sperber ,  Robert Valentine ,  Benny Eitan

    发明人： Doron Orenstien ,  Zeev Sperber ,  Robert Valentine ,  Benny Eitan

    IPC分类号： G06F9/34

    CPC分类号： G06F9/30043 ,  G06F9/30036 ,  G06F9/30112 ,  G06F9/30181 ,  G06F9/3824 ,  G06F9/3885

    摘要： When legacy instructions, that can only operate on smaller registers, are mixed with new instructions in a processor with larger registers, special handling and architecture are used to prevent the legacy instructions from causing problems with the data in the upper portion of the registers, i.e., the portion that they cannot directly access. In some embodiments, the upper portion of the registers are saved to temporary storage while the legacy instructions are operating, and restored to the upper portion of the registers when the new instructions are operating. A special instruction may also be used to disable this save/restore operation if the new instruction are not going to use the upper part of the registers.

    摘要翻译： 当只能在较小寄存器上运行的传统指令与具有较大寄存器的处理器中的新指令混合时，使用特殊处理和架构来防止遗留指令在寄存器上部的数据引起问题，即 ，他们不能直接访问的部分。 在一些实施例中，当旧指令正在操作时，寄存器的上部保存到临时存储器中，并且当新指令正在操作时将寄存器的上部部分恢复到寄存器的上部。 如果新指令不会使用寄存器的上半部分，也可以使用特殊指令禁用此保存/恢复操作。

    APPARATUS AND METHOD FOR SHUFFLING FLOATING POINT OR INTEGER VALUES
    67.
    发明申请
    APPARATUS AND METHOD FOR SHUFFLING FLOATING POINT OR INTEGER VALUES 有权
    浮动点或整数值的装置和方法

    公开(公告)号：US20130318328A1

    公开(公告)日：2013-11-28

    申请号：US13997244

    申请日：2011-12-23

    申请人： Elmoustapha Ould-Ahmed-Vall ,  Robert Valentine ,  Tal Uliel ,  Bret L. Toll

    发明人： Elmoustapha Ould-Ahmed-Vall ,  Robert Valentine ,  Tal Uliel ,  Bret L. Toll

    IPC分类号： G06F9/38

    CPC分类号： G06F9/38 ,  G06F9/30018 ,  G06F9/30032 ,  G06F9/30036

    摘要： An apparatus and method are described for shuffling data elements from source registers to a destination register. For example, a method according to one embodiment includes the following operations: reading each mask bit stored in a mask data structure, the mask data structure containing mask bits associated with data elements of a destination register, the values usable for determining whether a masking operation or a shuffle operation should be performed on data elements stored within a first source register and a second source register; for each data element of the destination register, if a mask bit associated with the data element indicates that a shuffle operation should be performed, then shuffling data elements from the first source register and the second source register to the specified data element within the destination register; and if the mask bit indicates that a masking operation should be performed, then performing a specified masking operation with respect to the data element of the destination register.

    摘要翻译： 描述了将数据元素从源寄存器混合到目的地寄存器的装置和方法。 例如，根据一个实施例的方法包括以下操作：读取存储在掩模数据结构中的每个掩码位，所述掩码数据结构包含与目的地寄存器的数据元素相关联的掩码位，可用于确定掩蔽操作 或者应当对存储在第一源寄存器和第二源寄存器中的数据元素执行混洗操作; 对于目标寄存器的每个数据元素，如果与数据元素相关联的掩码位指示应当执行混洗操作，则将数据元素从第一源寄存器和第二源寄存器混洗到目标寄存器中的指定数据元素 ; 并且如果掩码位指示应当执行掩蔽操作，则对目的地寄存器的数据元素执行指定的掩蔽操作。

    APPARATUS AND METHOD OF IMPROVED INSERT INSTRUCTIONS
    68.
    发明申请
    APPARATUS AND METHOD OF IMPROVED INSERT INSTRUCTIONS 有权
    装置和改进插入指令的方法

    公开(公告)号：US20130283021A1

    公开(公告)日：2013-10-24

    申请号：US13976992

    申请日：2011-12-23

    申请人： Elmoustapha Ould-Ahmed-Vall ,  Robert Valentine ,  Jesus Corbal ,  Bret L. Toll ,  Mark J. Charney ,  Zeev Sperber ,  Amit Gradstein

    发明人： Elmoustapha Ould-Ahmed-Vall ,  Robert Valentine ,  Jesus Corbal ,  Bret L. Toll ,  Mark J. Charney ,  Zeev Sperber ,  Amit Gradstein

    IPC分类号： G06F9/30

    CPC分类号： G06F9/30181 ,  G06F9/30018 ,  G06F9/30032 ,  G06F9/30036 ,  G06F9/3013 ,  G06F9/30167 ,  G06F9/3802

    摘要： An apparatus is described having instruction execution logic circuitry to execute first, second, third and fourth instruction. Both the first instruction and the second instruction insert a first group of input vector elements to one of multiple first non overlapping sections of respective first and second resultant vectors. The first group has a first bit width. Each of the multiple first non overlapping sections have a same bit width as the first group. Both the third instruction and the fourth instruction insert a second group of input vector elements to one of multiple second non overlapping sections of respective third and fourth resultant vectors. The second group has a second bit width that is larger than said first bit width. Each of the multiple second non overlapping sections have a same bit width as the second group. The apparatus also includes masking layer circuitry to mask the first and third instructions at a first resultant vector granularity, and, mask the second and fourth instructions at a second resultant vector granularity.

    摘要翻译： 描述了具有执行第一，第二，第三和第四指令的指令执行逻辑电路的装置。 第一指令和第二指令都将第一组输入向量元素插入到相应的第一和第二合成向量的多个第一非重叠部分之一中。 第一组具有第一位宽度。 多个第一非重叠部分中的每一个具有与第一组相同的位宽度。 第三指令和第四指令都将第二组输入矢量元素插入相应的第三和第四合成矢量的多个第二非重叠部分中的一个。 第二组具有大于所述第一位宽度的第二位宽度。 多个第二非重叠部分中的每一个具有与第二组相同的位宽度。 该装置还包括掩蔽层电路，以第一合成矢量粒度掩蔽第一和第三指令，并以第二合成向量粒度掩蔽第二和第四指令。