公开(公告)号：US08241977B2

公开(公告)日：2012-08-14

申请号：US12692698

申请日：2010-01-25

申请人： Thilo Scheiper ,  Andy Wei ,  Sven Beyer

发明人： Thilo Scheiper ,  Andy Wei ,  Sven Beyer

IPC分类号： H01L21/8238

CPC分类号： H01L21/28123 ,  H01L21/26586 ,  H01L21/266 ,  H01L21/28035 ,  H01L21/32139 ,  H01L21/823807 ,  H01L21/823842 ,  H01L29/1054 ,  H01L29/517 ,  H01L29/66545 ,  H01L29/6659 ,  H01L29/66636 ,  H01L29/7843 ,  H01L29/7848

摘要： In sophisticated transistor elements, enhanced profile uniformity along the transistor width direction may be accomplished by using a gate material in an amorphous state, thereby reducing channeling effects and line edge roughness. In sophisticated high-k metal gate approaches, an appropriate sequence may be applied to avoid a change of the amorphous state prior to performing the critical implantation processes for forming drain and source extension regions and halo regions.

摘要翻译： 在复杂的晶体管元件中，可以通过使用非晶态的栅极材料来实现沿着晶体管宽度方向的增强的分布均匀性，从而减少沟道效应和线边缘粗糙度。 在复杂的高k金属栅极方法中，可以应用适当的顺序来避免在进行用于形成漏极和源极延伸区域和晕圈区域的关键注入工艺之前非晶态的变化。

公开(公告)号：US20120196425A1

公开(公告)日：2012-08-02

申请号：US13354613

申请日：2012-01-20

申请人： Thilo Scheiper ,  Andy Wei ,  Stefan Flachowsky ,  Jan Hoentschel

发明人： Thilo Scheiper ,  Andy Wei ,  Stefan Flachowsky ,  Jan Hoentschel

IPC分类号： H01L21/762 ,  H01L21/28

CPC分类号： H01L29/785 ,  H01L21/823828 ,  H01L29/513 ,  H01L29/66545 ,  H01L29/66795

摘要： When forming sophisticated high-k metal gate electrode structures on the basis of a replacement gate approach, superior process uniformity may be achieved by implementing at least one planarization process after the deposition of the placeholder material, such as the polysilicon material, and prior to actually patterning the gate electrode structures.

摘要翻译： 当基于替代栅极方法形成复杂的高k金属栅电极结构时，可以通过在诸如多晶硅材料的占位符材料的沉积之后实施至少一个平坦化工艺，并且在实际上 图案化栅电极结构。

公开(公告)号：US20120161238A1

公开(公告)日：2012-06-28

申请号：US13209057

申请日：2011-08-12

申请人： Thilo Scheiper ,  Andy Wei

发明人： Thilo Scheiper ,  Andy Wei

IPC分类号： H01L27/105 ,  H01L21/336

CPC分类号： H01L27/0886 ,  H01L21/823412 ,  H01L21/823418 ,  H01L21/823431 ,  H01L29/66545 ,  H01L29/66795 ,  H01L29/7848

摘要： Non-planar transistors, such as FinFETs, may be formed in a bulk configuration in the context of a replacement gate approach, wherein the semiconductor fins are formed during the replacement gate sequence. To this end, in some illustrative embodiments, a buried etch mask may be formed in an early manufacturing stage on the basis of superior process conditions.

摘要翻译： 在替代栅极方法的上下文中，非平面晶体管（例如FinFET）可以以体积形式形成，其中半导体鳍片在替换栅极序列期间形成。 为此，在一些说明性实施例中，可以在优良的工艺条件的基础上，在早期制造阶段中形成掩埋蚀刻掩模。

公开(公告)号：US08183100B2

公开(公告)日：2012-05-22

申请号：US12562437

申请日：2009-09-18

申请人： Robert Mulfinger ,  Andy Wei ,  Jan Hoentschel ,  Casey Scott

发明人： Robert Mulfinger ,  Andy Wei ,  Jan Hoentschel ,  Casey Scott

IPC分类号： H01L21/84

CPC分类号： H01L29/66636 ,  H01L21/823807 ,  H01L21/823814 ,  H01L29/045 ,  H01L29/165 ,  H01L29/78

摘要： In sophisticated semiconductor devices, a strain-inducing semiconductor alloy may be positioned close to the channel region by forming cavities on the basis of a wet chemical etch process, which may have an anisotropic etch behavior with respect to different crystallographic orientations. In one embodiment, TMAH may be used which exhibits, in addition to the anisotropic etch behavior, a high etch selectivity with respect to silicon dioxide, thereby enabling extremely thin etch stop layers which additionally provide the possibility of further reducing the offset from the channel region while not unduly contributing to overall process variability.

摘要翻译： 在复杂的半导体器件中，应变诱导半导体合金可以通过基于湿化学蚀刻工艺形成空腔来定位，靠近沟道区域，其可以相对于不同的晶体取向具有各向异性蚀刻行为。 在一个实施方案中，可以使用TMAH，除了各向异性蚀刻行为之外，还显示出相对于二氧化硅的高蚀刻选择性，从而使极细的蚀刻停止层可以进一步减少与沟道区的偏移 同时不会对整体过程变化造成过分的不利影响。

公开(公告)号：US20110294269A1

公开(公告)日：2011-12-01

申请号：US13113698

申请日：2011-05-23

申请人： Frank Wirbeleit ,  Andy Wei

发明人： Frank Wirbeleit ,  Andy Wei

IPC分类号： H01L21/336 ,  H01L21/20

CPC分类号： H01L21/26506 ,  H01L21/26586 ,  H01L21/30604 ,  H01L21/30608 ,  H01L29/165 ,  H01L29/6659 ,  H01L29/66636 ,  H01L29/7834 ,  H01L29/7848

摘要： When forming cavities in active regions of semiconductor devices in order to incorporate a strain\-inducing semiconductor material, superior uniformity may be achieved by using an implantation process so as to selectively modify the etch behavior of exposed portions of the active region. In this manner, the basic configuration of the cavities may be adjusted with a high degree of flexibility, while at the same time the dependence on pattern loading effect may be reduced. Consequently, a significantly reduced variability of transistor characteristics may be achieved.

摘要翻译： 当在半导体器件的有源区域中形成空腔以引入应变引起的半导体材料时，可以通过使用注入工艺来实现优异的均匀性，以便选择性地改变有源区域的暴露部分的蚀刻行为。 以这种方式，可以以高度的灵活性来调节空腔的基本构造，同时可以降低对图案加载效果的依赖性。 因此，可以实现晶体管特性的显着降低的变化。

公开(公告)号：US20110291196A1

公开(公告)日：2011-12-01

申请号：US13017558

申请日：2011-01-31

申请人： Andy Wei ,  Vivien Schroeder ,  Thilo Scheiper ,  Thomas Werner ,  Johannes Groschopf

发明人： Andy Wei ,  Vivien Schroeder ,  Thilo Scheiper ,  Thomas Werner ,  Johannes Groschopf

IPC分类号： H01L29/78 ,  H01L21/336

CPC分类号： H01L29/785 ,  H01L29/66795

摘要： Three-dimensional transistors in a bulk configuration may be formed on the basis of gate openings or gate trenches provided in a mask material. Hence, self-aligned semiconductor fins may be efficiently patterned in the underlying active region in a portion defined by the gate opening, while other gate openings may be efficiently masked, in which planar transistors are to be provided. After patterning the semiconductor fins and adjusting the effective height thereof, the further processing may be continued on the basis of process techniques that may be commonly applied to the planar transistors and the three-dimensional transistors.

摘要翻译： 可以基于设置在掩模材料中的栅极开口或栅极沟槽形成体构造的三维晶体管。 因此，可以在由栅极开口限定的部分中的底层有源区域中有效地图案化自对准半导体鳍片，同时可以有效地屏蔽其中的栅极开口，其中将提供平面晶体管。 在图案化半导体鳍片并调整其有效高度之后，可以基于通常应用于平面晶体管和三维晶体管的工艺技术来继续进一步的处理。

公开(公告)号：US08053273B2

公开(公告)日：2011-11-08

申请号：US12504758

申请日：2009-07-17

申请人： Thorsten Kammler ,  Andy Wei ,  Ina Ostermay

发明人： Thorsten Kammler ,  Andy Wei ,  Ina Ostermay

IPC分类号： H01L21/00

CPC分类号： H01L21/26506 ,  H01L21/26586 ,  H01L29/1083 ,  H01L29/66636 ,  H01L29/78 ,  H01L29/7848

摘要： A silicon/carbon alloy may be formed in drain and source regions, wherein another portion may be provided as an in situ doped material with a reduced offset with respect to the gate electrode material. For this purpose, in one illustrative embodiment, a cyclic epitaxial growth process including a plurality of growth/etch cycles may be used at low temperatures in an ultra-high vacuum ambient, thereby obtaining a substantially bottom to top fill behavior.

摘要翻译： 可以在漏极和源极区域中形成硅/碳合金，其中另一部分可以作为相对于栅电极材料的偏移减小的原位掺杂材料提供。 为此，在一个说明性实施例中，可以在超高真空环境中的低温下使用包括多个生长/蚀刻循环的循环外延生长工艺，从而获得基本上从底部到顶部的填充行为。

公开(公告)号：US08039878B2

公开(公告)日：2011-10-18

申请号：US12821308

申请日：2010-06-23

申请人： Igor Peidous ,  Thorsten Kammler ,  Andy Wei

发明人： Igor Peidous ,  Thorsten Kammler ,  Andy Wei

IPC分类号： H01L21/76

CPC分类号： H01L29/7843 ,  H01L21/26506 ,  H01L29/51 ,  H01L29/665 ,  H01L29/6656 ,  H01L29/6659 ,  H01L29/7833 ,  H01L29/7848

摘要： By appropriately orienting the channel length direction with respect to the crystallographic characteristics of the silicon layer, the stress-inducing effects of strained silicon/carbon material may be significantly enhanced compared to conventional techniques. In one illustrative embodiment, the channel may be oriented along the direction for a (100) surface orientation, thereby providing an electron mobility increase of approximately a factor of four.

摘要翻译： 通过相对于硅层的结晶特性适当地定向沟道长度方向，与常规技术相比，应变硅/碳材料的应力诱导效应可以显着提高。 在一个说明性实施例中，通道可以沿着（100）表面取向沿着<100>方向取向，从而提供大约四分之一的电子迁移率增加。

公开(公告)号：US08030148B2

公开(公告)日：2011-10-04

申请号：US12507854

申请日：2009-07-23

申请人： Jan Hoentschel ,  Andy Wei ,  Sven Beyer

发明人： Jan Hoentschel ,  Andy Wei ,  Sven Beyer

IPC分类号： H01L21/338 ,  H01L21/8234

CPC分类号： H01L29/7846 ,  H01L21/7624 ,  H01L21/823807 ,  H01L21/823878 ,  H01L21/84 ,  H01L27/1203 ,  H01L29/66772 ,  H01L29/7833 ,  H01L29/7842 ,  H01L29/7843 ,  H01L29/7848 ,  H01L29/7849 ,  H01L29/78603 ,  H01L29/78654

摘要： In a strained SOI semiconductor layer, the stress relaxation which may typically occur during the patterning of trench isolation structures may be reduced by selecting an appropriate reduced target height of the active regions, thereby enabling the formation of transistor elements on the active region of reduced height, which may still include a significant amount of the initial strain component. The active regions of reduced height may be advantageously used for forming fully depleted field effect transistors.

摘要翻译： 在应变的SOI半导体层中，可以通过选择合适的有源区的目标高度来减小通常在沟槽隔离结构的图形化期间发生的应力松弛，从而使得能够在减小的高度的有源区上形成晶体管元件 ，其可能仍然包括大量的初始应变分量。 降低高度的有源区可有利地用于形成完全耗尽的场效应晶体管。

公开(公告)号：US20110201165A1

公开(公告)日：2011-08-18

申请号：US13080003

申请日：2011-04-05

申请人： Jan Hoentschel ,  Uwe Griebenow ,  Andy Wei

发明人： Jan Hoentschel ,  Uwe Griebenow ,  Andy Wei

IPC分类号： H01L21/8238 ,  H01L21/3205

CPC分类号： H01L21/26506 ,  H01L21/26586 ,  H01L21/823807 ,  H01L21/823814 ,  H01L29/0847 ,  H01L29/41766 ,  H01L29/458 ,  H01L29/665 ,  H01L29/66507 ,  H01L29/66545 ,  H01L29/66636 ,  H01L29/66772 ,  H01L29/66795 ,  H01L29/7833 ,  H01L29/7843 ,  H01L29/785

摘要： A non-conformal metal silicide in a transistor of recessed drain and source configuration may provide enhanced efficiency with respect to strain-inducing mechanisms, drain/source resistance and the like. For this purpose, in some cases, an amorphizing implantation process may be performed prior to the silicidation process, while in other cases an anisotropic deposition of the refractory metal may be used.

摘要翻译： 凹陷漏极和源极配置的晶体管中的非保形金属硅化物可以提供相对于应变诱导机构，漏极/源极电阻等的增强的效率。 为此，在一些情况下，可以在硅化工艺之前进行非晶化注入工艺，而在其它情况下可以使用难熔金属的各向异性沉积。