公开(公告)号：US20130049924A1

公开(公告)日：2013-02-28

申请号：US13220721

申请日：2011-08-30

申请人： Jie-Ning Yang ,  Shih-Chieh Hsu ,  Chun-Hsien Lin ,  Yao-Chang Wang ,  Chi-Horn Pai ,  Chi-Sheng Tseng

发明人： Jie-Ning Yang ,  Shih-Chieh Hsu ,  Chun-Hsien Lin ,  Yao-Chang Wang ,  Chi-Horn Pai ,  Chi-Sheng Tseng

IPC分类号： H01C7/00 ,  H01L21/02

CPC分类号： H01L28/20 ,  H01L27/0629 ,  H01L29/66545

摘要： A manufacturing method for a resistor integrated with a transistor having metal gate includes providing a substrate having a transistor region and a resistor region defined thereon, respectively forming a transistor having a dummy gate in the transistor region and a resistor in the resistor region, removing the dummy gate and portions of the resistor to form a first trench in the transistor and two second trenches in the resistor, forming at least a high-k gate dielectric layer in the first trench and the second trenches, and forming a metal gate in the first trench and metal structures respectively in the second trenches.

摘要翻译： 一种与具有金属栅极的晶体管集成的电阻器的制造方法，包括：提供具有晶体管区域和限定在其上的电阻器区域的衬底，分别形成晶体管区域中具有伪栅极的晶体管和电阻器区域中的电阻器， 虚拟栅极和电阻器的部分，以在晶体管中形成第一沟槽，并且在电阻器中形成两个第二沟槽，在第一沟槽和第二沟槽中形成至少一个高k栅介质层，并在第一沟槽和第二沟槽中形成金属栅极 沟槽和金属结构分别在第二沟槽。

公开(公告)号：US20130043506A1

公开(公告)日：2013-02-21

申请号：US13211334

申请日：2011-08-17

申请人： Chen-Hua Tsai ,  Rai-Min Huang ,  Sheng-Huei Dai ,  Chun-Hsien Lin

发明人： Chen-Hua Tsai ,  Rai-Min Huang ,  Sheng-Huei Dai ,  Chun-Hsien Lin

IPC分类号： H01L29/772 ,  H01L21/20

CPC分类号： H01L29/7853 ,  H01L21/02647 ,  H01L21/2022 ,  H01L29/1054 ,  H01L29/16 ,  H01L29/66795 ,  H01L29/7842 ,  H01L29/785 ,  H01L2029/7858

摘要： A method of forming a Fin-FET is provided. A substrate is provided, then a mask layer is formed thereabove. A first trench is formed in the substrate and the mask layer. A semiconductor layer is formed in the first trench. Next, the mask layer is removed such that the semi-conductive layer becomes a fin structure embedded in the substrate and protruded above the substrate. Finally, a gate layer is formed on the fin structure.

摘要翻译： 提供了形成Fin-FET的方法。 提供衬底，然后在其上形成掩模层。 在衬底和掩模层中形成第一沟槽。 在第一沟槽中形成半导体层。 接下来，去除掩模层，使得半导体层变成嵌入在衬底中并突出在衬底上的散热片结构。 最后，在鳍结构上形成栅极层。

公开(公告)号：US20120256276A1

公开(公告)日：2012-10-11

申请号：US13082387

申请日：2011-04-07

申请人： Guang-Yaw Hwang ,  Chun-Hsien Lin ,  Hung-Ling Shih ,  Jiunn-Hsiung Liao ,  Zhi-Cheng Lee ,  Shao-Hua Hsu ,  Yi-Wen Chen ,  Cheng-Guo Chen ,  Jung-Tsung Tseng ,  Chien-Ting Lin ,  Tong-Jyun Huang ,  Jie-Ning Yang ,  Tsung-Lung Tsai ,  Po-Jui Liao ,  Chien-Ming Lai ,  Ying-Tsung Chen ,  Cheng-Yu Ma ,  Wen-Han Hung ,  Che-Hua Hsu

发明人： Guang-Yaw Hwang ,  Chun-Hsien Lin ,  Hung-Ling Shih ,  Jiunn-Hsiung Liao ,  Zhi-Cheng Lee ,  Shao-Hua Hsu ,  Yi-Wen Chen ,  Cheng-Guo Chen ,  Jung-Tsung Tseng ,  Chien-Ting Lin ,  Tong-Jyun Huang ,  Jie-Ning Yang ,  Tsung-Lung Tsai ,  Po-Jui Liao ,  Chien-Ming Lai ,  Ying-Tsung Chen ,  Cheng-Yu Ma ,  Wen-Han Hung ,  Che-Hua Hsu

IPC分类号： H01L29/78 ,  H01L21/3205

CPC分类号： H01L29/517 ,  H01L21/28088 ,  H01L21/823842 ,  H01L21/823857 ,  H01L29/4966 ,  H01L29/513 ,  H01L29/66545 ,  H01L29/6656 ,  H01L29/6659 ,  H01L29/7833 ,  H01L29/7843 ,  H01L29/7845 ,  H01L29/7846

摘要： A method of manufacturing a metal gate is provided. The method includes providing a substrate. Then, a gate dielectric layer is formed on the substrate. A multi-layered stack structure having a work function metal layer is formed on the gate dielectric layer. An O2 ambience treatment is performed on at least one layer of the multi-layered stack structure. A conductive layer is formed on the multi-layered stack structure.

摘要翻译： 提供一种制造金属栅极的方法。 该方法包括提供基板。 然后，在基板上形成栅极电介质层。 在栅极电介质层上形成具有功函数金属层的多层堆叠结构。 在多层堆叠结构的至少一层上进行O2气氛处理。 在多层堆叠结构上形成导电层。

公开(公告)号：US20120199888A1

公开(公告)日：2012-08-09

申请号：US13364445

申请日：2012-02-02

申请人： Sheng-Huei Dai ,  Rai-Min Huang ,  Chen-Hua Tsai ,  Chun-Hsien Lin

发明人： Sheng-Huei Dai ,  Rai-Min Huang ,  Chen-Hua Tsai ,  Chun-Hsien Lin

IPC分类号： H01L29/78

CPC分类号： H01L29/7853 ,  H01L29/045

摘要： A fin field-effect transistor structure includes a silicon substrate, a fin channel, a gate insulator layer and a gate conductor layer. The fin channel is formed on a surface of the silicon substrate, wherein the fin channel has at least one slant surface. The gate insulator layer formed on the slant surface of the fin channel. The gate conductor layer formed on the gate insulator layer.

摘要翻译： 鳍状场效应晶体管结构包括硅衬底，鳍状沟道，栅极绝缘体层和栅极导体层。 翅片通道形成在硅基板的表面上，其中散热片通道具有至少一个倾斜表面。 栅极绝缘体层形成在散热片通道的倾斜表面上。 形成在栅极绝缘体层上的栅极导体层。

公开(公告)号：US20120070995A1

公开(公告)日：2012-03-22

申请号：US12886580

申请日：2010-09-21

申请人： Yeng-Peng Wang ,  Chun-Hsien Lin ,  Chiu-Hsien Yeh ,  Chin-Cheng Chien ,  Chan-Lon Yang

发明人： Yeng-Peng Wang ,  Chun-Hsien Lin ,  Chiu-Hsien Yeh ,  Chin-Cheng Chien ,  Chan-Lon Yang

IPC分类号： H01L21/302

CPC分类号： H01L21/823842 ,  H01L21/823807 ,  H01L21/823814

摘要： A method for fabricating a metal gate transistor is disclosed. The method includes the steps of: providing a substrate having a first transistor region and a second transistor region; forming a first metal-oxide semiconductor (MOS) transistor on the first transistor region and a second MOS transistor on the second transistor region, in which the first MOS transistor includes a first dummy gate and the second MOS transistor comprises a second dummy gate; forming a patterned hard mask on the second MOS transistor, in which the hard mask includes at least one metal atom; and using the patterned hard mask to remove the first dummy gate of the first MOS transistor.

摘要翻译： 公开了一种用于制造金属栅极晶体管的方法。 该方法包括以下步骤：提供具有第一晶体管区域和第二晶体管区域的衬底; 在第一晶体管区域上形成第一金属氧化物半导体（MOS）晶体管，在第二晶体管区域形成第二MOS晶体管，其中第一MOS晶体管包括第一虚拟栅极，第二MOS晶体管包括第二虚拟栅极; 在所述第二MOS晶体管上形成图案化的硬掩模，其中所述硬掩模包括至少一个金属原子; 以及使用图案化的硬掩模去除第一MOS晶体管的第一伪栅极。

公开(公告)号：US20110234098A1

公开(公告)日：2011-09-29

申请号：US13029177

申请日：2011-02-17

申请人： Chun-Hsien Lin ,  Tsung-Hung Lee ,  Chih-Liang Pan

发明人： Chun-Hsien Lin ,  Tsung-Hung Lee ,  Chih-Liang Pan

IPC分类号： H01J5/02

CPC分类号： H05K9/0026 ,  G02F2001/133612

摘要： A power transmission circuit, a light source module including the power transmission circuit, and a panel display device are provided. The power transmission circuit includes a substrate, a power transmission layer, a metal shielding layer, a first protective layer, and a second protective layer. The substrate has a first surface and a second surface with the power transmission layer and the metal shielding layer respectively formed thereon. The metal shielding layer covers a projection region of a transmission section of the power transmission layer. The first and second protective layers are respectively disposed on the power transmission layer and the metal shielding layer and opposite to the substrate to protect the power transmission layer and the metal shielding layer.

摘要翻译： 提供电力传输电路，包括电力传输电路的光源模块和面板显示装置。 电力传输电路包括基板，电力传输层，金属屏蔽层，第一保护层和第二保护层。 基板具有第一表面和第二表面，其上分别形成有电力传输层和金属屏蔽层。 金属屏蔽层覆盖电力传输层的发送部的投影区域。 第一和第二保护层分别设置在电力传输层和金属屏蔽层上并与基板相对，以保护电力传输层和金属屏蔽层。

公开(公告)号：US20110020994A1

公开(公告)日：2011-01-27

申请号：US12509623

申请日：2009-07-27

申请人： Chun-Hsien Lin ,  Chao-Ching Hsieh

发明人： Chun-Hsien Lin ,  Chao-Ching Hsieh

IPC分类号： H01L21/336

CPC分类号： H01L29/7843 ,  H01L29/4966 ,  H01L29/517 ,  H01L29/66545 ,  H01L29/66583 ,  H01L29/7833

摘要： A method of forming a semiconductor device is described. First, a substrate is provided. Thereafter, a gate structure including, from bottom to top, a high-k layer, a work function metal layer, a wetting layer, a polysilicon layer and a mask layer is formed on the substrate. Afterwards, a spacer is formed on the sidewall of the gate structure. Source/drain regions are then formed in the substrate beside the gate structure. Further, an interlayer dielectric layer is formed over the substrate. Thereafter, a portion of the interlayer dielectric layer is removed to expose the surface of the mask layer. Afterwards, the mask layer and the polysilicon layer are sequentially removed to expose the surface of the wetting layer. A selective chemical vapor deposition process is then performed, so as to bottom-up deposit a metal layer from the surface of the wetting layer.

摘要翻译： 描述形成半导体器件的方法。 首先，提供基板。 此后，在基板上形成从底部到顶部包括高k层，功函数金属层，润湿层，多晶硅层和掩模层的栅极结构。 之后，在栅极结构的侧壁上形成间隔物。 然后在栅极结构旁边的衬底中形成源/漏区。 此外，在衬底上形成层间电介质层。 此后，去除部分层间电介质层以暴露掩模层的表面。 然后，依次去除掩模层和多晶硅层以露出润湿层的表面。 然后进行选择性化学气相沉积工艺，以便从底层向下从润湿层的表面沉积金属层。

公开(公告)号：US07200523B1

公开(公告)日：2007-04-03

申请号：US11290108

申请日：2005-11-30

申请人： Shuh-Chwen Yeh ,  Chun-Hsien Lin

发明人： Shuh-Chwen Yeh ,  Chun-Hsien Lin

IPC分类号： G06F11/30

CPC分类号： G05B13/048

摘要： A data filter for filtering process data to a statistical control model is provided to enhance the performance of the control model. The data filter selects a set of template data from a set of statistical process data. A set of grids is formed comprising the set of template data and a set of sample data and an absolute distance is calculated between each point of a grid in the set of grids and a minimum accumulated distance of a point of the grid is calculated using the absolute distance. A global optimal path is identified based on the minimum accumulated distance of the point, and a set of sample data is remapped to form a set of warped data based on the global optimal path and the set of reference data.

摘要翻译： 提供用于将过程数据过滤到统计控制模型的数据过滤器，以增强控制模型的性能。 数据过滤器从一组统计过程数据中选择一组模板数据。 形成一组网格，包括一组模板数据和一组采样数据，并且在网格集合中的网格的每个点之间计算绝对距离，并且使用该网格的一个点的最小累积距离来计算 绝对距离 基于点的最小累积距离来识别全局最优路径，并且基于全局最优路径和参考数据集合重新映射一组样本数据以形成一组翘曲数据。

公开(公告)号：US09478627B2

公开(公告)日：2016-10-25

申请号：US13474730

申请日：2012-05-18

申请人： Chen-Kuo Chiang ,  Chun-Hsien Lin

发明人： Chen-Kuo Chiang ,  Chun-Hsien Lin

IPC分类号： H01L29/02 ,  H01L29/49 ,  H01L29/66 ,  H01L29/78

CPC分类号： H01L21/823462 ,  H01L21/02181 ,  H01L21/02189 ,  H01L21/02194 ,  H01L21/02205 ,  H01L21/0228 ,  H01L27/092 ,  H01L29/42364 ,  H01L29/4966 ,  H01L29/513 ,  H01L29/517 ,  H01L29/66545 ,  H01L29/78

摘要： A semiconductor structure includes a stacked metal oxide layer on a substrate, wherein the stacked metal oxide layer includes a first metal oxide layer, a second metal oxide layer, and a third metal oxide layer from top to bottom, and the energy bandgap of the second metal oxide layer is lower than the energy bandgap of the first metal oxide layer and that of the third metal oxide layer. The semiconductor structure includes a metal oxide layer on a substrate, wherein the energy bandgap of the metal oxide layer changes along a direction perpendicular to the surface of the substrate. The present invention also provides a semiconductor process forming said semiconductor structure.

摘要翻译： 半导体结构包括在基板上的堆叠的金属氧化物层，其中堆叠的金属氧化物层包括从顶部到底部的第一金属氧化物层，第二金属氧化物层和第三金属氧化物层，以及第二金属氧化物层的能带隙 金属氧化物层比第一金属氧化物层和第三金属氧化物层的能带隙低。 半导体结构包括在基板上的金属氧化物层，其中金属氧化物层的能带隙沿着垂直于衬底表面的方向改变。 本发明还提供了形成所述半导体结构的半导体工艺。

公开(公告)号：US09142649B2

公开(公告)日：2015-09-22

申请号：US13454036

申请日：2012-04-23

申请人： An-Chi Liu ,  Chun-Hsien Lin

发明人： An-Chi Liu ,  Chun-Hsien Lin

IPC分类号： H01L27/088 ,  H01L29/66 ,  H01L29/78 ,  H01L29/165 ,  H01L29/49 ,  H01L29/51

CPC分类号： H01L29/66795 ,  H01L29/165 ,  H01L29/4966 ,  H01L29/517 ,  H01L29/665 ,  H01L29/6653 ,  H01L29/66545 ,  H01L29/6659 ,  H01L29/66628 ,  H01L29/66636 ,  H01L29/7834 ,  H01L29/7848 ,  H01L29/785

摘要： A metal gate process comprises the steps of providing a substrate, forming a dummy gate on said substrate, forming dummy spacers on at least one of the surrounding sidewalls of said dummy gate, forming a source and a drain respectively in said substrate at both sides of said dummy gate, performing a replacement metal gate process to replace said dummy gate with a metal gate, removing said dummy spacers, and forming low-K spacers to replace said dummy spacers.

摘要翻译： 金属浇口工艺包括以下步骤：提供衬底，在所述衬底上形成虚拟栅极，在所述伪栅极的至少一个周围侧壁上形成虚设间隔物，分别在所述衬底的两侧形成源极和漏极 所述虚拟栅极，执行替换金属栅极工艺以用金属栅极替换所述伪栅极，去除所述虚设间隔物，以及形成低K间隔物以代替所述虚拟间隔物。