利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

379 条记录 (耗时 0.059 秒)

    Scaleable interconnect structure utilizing quality-of-service handling
    71.
    发明授权
    Scaleable interconnect structure utilizing quality-of-service handling 失效
    利用服务质量处理可扩展的互连结构

    公开(公告)号：US07016363B1

    公开(公告)日：2006-03-21

    申请号：US09693358

    申请日：2000-10-19

    申请人： Coke S. Reed ,  John E. Hesse

    发明人： Coke S. Reed ,  John E. Hesse

    IPC分类号： H04L12/28

    CPC分类号： H04L49/1553 ,  H04L2012/5651 ,  H04Q11/0478

    摘要： An interconnect structure and method of communicating messages on the interconnect structure assists high priority messages to travel through the interconnect structure at a faster rate than normal or low priority messages. An interconnect structure includes a plurality of nodes with a plurality of interconnect lines selectively coupling the nodes in a hierarchical multiple-level structure. Data moves from an uppermost source level to a lowermost destination level. Nodes in the structure are arranged in columns and levels. Data wormholes through the structure and, in a given time-step, data always moves from one column to an adjacent column and while remaining on the same level or moving down to a lower level. When data moves down a level, an additional bit of the target output is fixed so data exiting from the bottom of the structure arrives at the proper target output port.

    摘要翻译： 在互连结构上传送消息的互连结构和方法有助于高优先级消息以比正常或低优先级消息更快的速率穿过互连结构。 互连结构包括具有多个互连线的多个节点，所述多个互连线以分级多级结构选择性地耦合节点。 数据从最上层源移动到最下层目的地。 结构中的节点以列和级别排列。 通过结构的数据蠕虫洞，并且在给定的时间步长中，数据总是从一列移动到相邻的列，同时保持在相同的级别或向下移动到较低的级别。 当数据向下移动一个电平时，目标输出的附加位是固定的，所以从结构底部退出的数据到达正确的目标输出端口。

    Crossbar subsystem and method
    72.
    发明授权
    Crossbar subsystem and method 失效
    Crossbar子系统和方法

    公开(公告)号：US06956851B1

    公开(公告)日：2005-10-18

    申请号：US09789651

    申请日：2001-02-20

    申请人： Nicholas McKeown ,  Costas Calamvokis

    发明人： Nicholas McKeown ,  Costas Calamvokis

    IPC分类号： H04L12/50 ,  H04L12/56

    CPC分类号： H04L49/153 ,  H04L12/5601 ,  H04L49/106 ,  H04L49/1553 ,  H04L49/203 ,  H04L49/256 ,  H04L49/90 ,  H04L2012/5638 ,  H04L2012/5679 ,  H04L2012/5681 ,  H04L2012/5685

    摘要： A system is disclosed for routing data cells from at least one of a plurality of source port processors to at least one destination port processor. Such a system contemplates each cell comprising a plurality of cell frame portions. In a preferred embodiment of the system of the present invention, each cell generated by the at least one source port processor is separated into its constituent frame portions. Each frame portion has associated therewith a first characteristic and a second characteristic. The cell portions are transmitted to at least one port associated with at least one crossbar chip. The at least one port is in communication with at least two of the plurality of source port processors. Each cell portion is selectively transmitted according to its first characteristic to a corresponding one of the crossbar chips. Each cell portion is selectively transmitted according to its second characteristic to a corresponding one of the ports of the corresponding one of the crossbar chips. Each cell portion is selectively redirected according to its second characteristic to a corresponding one of the ports. Each cell portion is transmitted to a corresponding one of the at least one destination port processors.

    摘要翻译： 公开了用于将数据单元从多个源端口处理器中的至少一个路由到至少一个目的地端口处理器的系统。 这样的系统考虑了包括多个单元框架部分的每个单元。 在本发明的系统的优选实施例中，由至少一个源端口处理器生成的每个单元被分离成其组成帧部分。 每个框架部分都具有第一特征和第二特征。 单元部分被传输到与至少一个交叉开关芯片相关联的至少一个端口。 所述至少一个端口与所述多个源端口处理器中的至少两个端口处于通信。 每个单元部分根据其第一特性选择性地发送到相应的一个交叉开关芯片。 每个单元部分根据其第二特性被选择性地发送到相应的一个交叉开关芯片的对应的一个端口。 每个单元部分根据其第二特性被选择性地重定向到对应的一个端口。 每个小区部分被发送到至少一个目的地端口处理器中的对应的一个。

    Switching complex architecture and operation
    73.
    发明申请
    Switching complex architecture and operation 失效
    切换复杂的架构和操作

    公开(公告)号：US20050207371A1

    公开(公告)日：2005-09-22

    申请号：US11121445

    申请日：2005-05-04

    申请人： David Chen ,  Masahiro Shinbashi

    发明人： David Chen ,  Masahiro Shinbashi

    IPC分类号： H04L12/64 ,  H04L12/56 ,  H04M3/00 ,  H04Q11/04 ,  H04B7/212

    CPC分类号： H04L49/606 ,  H04J2203/0012 ,  H04L49/15 ,  H04L49/1553 ,  H04L49/254 ,  H04L2012/5618 ,  H04L2012/641 ,  H04Q11/0478

    摘要： A system operable to communicate time-division multiplexed information and asynchronous transfer mode cells includes a primary rate switching fabric operable to receive a first plurality of transport signals and to switch the first plurality of transport signals at a first level, a sub-rate switching fabric operable to receive a second plurality of transport signals carrying time-division multiplexed information and to switch the second plurality of transport signals at second level that is a more granular level than the first level, and an asynchronous transfer mode switching fabric operable to receive a third plurality of transport signals carrying asynchronous transfer mode cells, and to switch asynchronous transfer mode cells among the third plurality of transport signals carrying asynchronous transfer mode cells.

    摘要翻译： 可操作以传送时分复用信息和异步传输模式小区的系统包括主速率交换结构，其可操作以接收第一多个传输信号并将第一多个传输信号切换到第一级，子速率交换结构 可操作以接收携带时分多路复用信息的第二多个传输信号，并且以比第一级更细粒度的第二级切换第二多个传输信号，以及可操作以接收第三级的异步传输模式交换结构 多个传输信号承载异步传输模式小区，并且在承载异步传输模式小区的第三多个传输信号中切换异步传输模式小区。

    Efficient implementation of 1+1 port redundancy through the use of ATM multicast
    74.
    发明授权
    Efficient implementation of 1+1 port redundancy through the use of ATM multicast 有权
    通过使用ATM组播高效实现1 + 1端口冗余

    公开(公告)号：US06895024B1

    公开(公告)日：2005-05-17

    申请号：US09417038

    申请日：1999-10-12

    申请人： John E. Drake, Jr. ,  Joseph C. Kantz ,  Daniel S. Nydick ,  Dimitris Varotsis ,  James A. Meacham, II

    发明人： John E. Drake, Jr. ,  Joseph C. Kantz ,  Daniel S. Nydick ,  Dimitris Varotsis ,  James A. Meacham, II

    IPC分类号： H04J12/56

    CPC分类号： H04L12/5601 ,  H04L45/22 ,  H04L49/1553 ,  H04L2012/5627 ,  H04L2012/5642

    摘要： A switching system. The switching system includes a first switch having a primary receive port and a secondary receive port. The switching system includes a second switch connected to the first switch. The second switch has n receive ports, where n is greater than or equal to 2 and is an integer. The second switch has m transmit ports, where m is greater than or equal to 2 and is an integer. The transmit ports are decoupled from the receive ports. The second switch has a connecting mechanism that includes a multicast mechanism which sends data out a primary transmit port of the m transmit ports to the primary receive port of the first switch to define a primary path, and out a secondary transmit port of the m transmit ports to a secondary receive port of the first switch to define a redundant path to the primary path so that if there is a failure of the primary path to provide the data to the first switch, the data is received by the first switch through the redundant path. The first switch has a mechanism for only accepting the data from the primary path unless the primary path has failed, in which case the data is received by the first switch through the redundant path. A switch. A method of switching data.

    摘要翻译： 交换系统 交换系统包括具有主接收端口和次接收端口的第一交换机。 交换系统包括连接到第一交换机的第二交换机。 第二个交换机有n个接收端口，其中n大于或等于2，是一个整数。 第二个交换机具有m个发送端口，其中m大于或等于2，并且是一个整数。 发送端口与接收端口分离。 第二交换机具有连接机制，其包括将m个发送端口的主要发送端口的数据发送到第一交换机的主要接收端口以定义主要路径的多播机制，以及m个发送的二次发送端口 端口到第一交换机的辅助接收端口以定义到主路径的冗余路径，使得如果主路径故障将数据提供给第一交换机，则数据由第一交换机通过冗余接收 路径。 第一交换机具有仅接受来自主路径的数据的机制，除非主路径已经发生故障，在这种情况下，第一交换机通过冗余路径接收数据。 一个开关 一种切换数据的方法。

    ATM switch
    75.
    发明申请
    ATM switch 失效
    ATM交换机

    公开(公告)号：US20050053096A1

    公开(公告)日：2005-03-10

    申请号：US10971676

    申请日：2004-10-22

    申请人： Seisho Yasukawa ,  Naoki Takaya ,  Masayoshi Nabeshima ,  Eiji Oki ,  Naoaki Yamanaka

    发明人： Seisho Yasukawa ,  Naoki Takaya ,  Masayoshi Nabeshima ,  Eiji Oki ,  Naoaki Yamanaka

    IPC分类号： H04L12/54 ,  H04L12/70 ,  H04L12/933 ,  H04Q11/04 ,  H04Q11/00

    CPC分类号： H04L12/5601 ,  H04L49/1553 ,  H04L2012/565 ,  H04L2012/5652 ,  H04L2012/568 ,  H04L2012/5681 ,  H04Q11/0478

    摘要： An ATM switch includes a first stage, a second stage and a third stage each of which stages includes at least one basic switch, wherein the first stage, the second stage and the third stage are connected. The basic switch includes a part which refers to time information written in a header of an input cell and switches cells to an output port in an ascending order of the time information. In addition, the ATM switch includes a cell distribution part in the basic switch of the first stage. The cell distribution part determines a routes of a cell to be transferred such that loads of routes within the ATM switch are balanced. The ATM switch further includes an adding part which adds arriving time information to an arriving cell as the time information.

    摘要翻译： ATM开关包括第一级，第二级和第三级，其中每级包括至少一个基本开关，其中第一级，第二级和第三级被连接。 基本开关包括一部分，其指的是写入输入单元的标题中的时间信息，并以时间信息的升序将单元切换到输出端口。 另外，ATM交换机包括在第一级的基本交换机中的小区分配部分。 小区分配部分确定要转移的小区的路由，使得ATM交换机内的路由负载平衡。 ATM交换机还包括添加部分，其将到达时间信息添加到到达的小区作为时间信息。

    Network node for switching digital information of different protocol types
    76.
    发明授权
    Network node for switching digital information of different protocol types 有权
    用于切换不同协议类型的数字信息的网络节点

    公开(公告)号：US06842451B2

    公开(公告)日：2005-01-11

    申请号：US09729776

    申请日：2000-12-06

    申请人： Karl-Albert Turban

    发明人： Karl-Albert Turban

    IPC分类号： H04L12/64 ,  H04L12/931 ,  H04L12/933 ,  H04L12/935 ,  H04Q11/04 ,  H04L12/50

    CPC分类号： H04L49/604 ,  H04L12/6402 ,  H04L49/1515 ,  H04L49/1553 ,  H04L49/30 ,  H04L49/45 ,  H04L49/606 ,  H04Q11/0478

    摘要： A network node (10) for switching digital information of different protocol types is described. A plurality of modules (12-x, 13-x, 14-x) are provided which are arranged in an input stage (12), a central stage (13) and an output stage (14). Each module (12-x) of the input stage (12) is connected to each module (13-x) of the central stage (13) and each module (13-x) of the central stage (13) is connected to each module (14-x) of the output stage (14). A standard interface (15) for all protocol types is in each case provided between the input stage (12) and the central stage (13) and between the central stage (13) and the output stage (14). Each of the modules (13-x) of the central stage (13) is designed for one protocol type. The interfaces (15) comprise means for forwarding information as a function of the protocol type to a module (13-x) of the central stage (13) adapted thereto.

    摘要翻译： 描述用于切换不同协议类型的数字信息的网络节点（10）。 设置有多个模块（12-x，13-x，14-x），其布置在输入级（12），中央级（13）和输出级（14）中。 输入级（12）的每个模块（12-x）连接到中央级（13）的每个模块（13-x），并且中央级（13）的每个模块（13-x）连接到每个 模块（14-x）。 在每种情况下，在输入级（12）和中央级（13）之间以及中央级（13）和输出级（14）之间提供所有协议类型的标准接口（15）。 中央级（13）的每个模块（13-x）被设计用于一种协议类型。 接口（15）包括用于将信息作为协议类型的函数转发到适于其的中央级（13）的模块（13-x）的装置。

    Switch and switching method for processing communication data of a particular connection
    77.
    发明授权
    Switch and switching method for processing communication data of a particular connection 失效
    用于处理特定连接的通信数据的切换和切换方法

    公开(公告)号：US06781993B1

    公开(公告)日：2004-08-24

    申请号：US09325144

    申请日：1999-06-03

    申请人： Ryuichi Takechi ,  Tsuguo Kato ,  Hideaki Ono

    发明人： Ryuichi Takechi ,  Tsuguo Kato ,  Hideaki Ono

    IPC分类号： H04L1256

    CPC分类号： H04L49/606 ,  H04L49/1553 ,  H04L49/3081 ,  H04L2012/5671 ,  H04Q11/0478

    摘要： Data from an STM (Synchronous Transfer Mode) network is converted into an ATM (Asynchronous Transfer Mode) cell by an interworking facility, and the ATM cell is input to the ATM network. If the input cell corresponds to a connection which requires voice processing, a voice processing trunk within a switch performs the processes such as an echo compensation process, an encoding process, a multiplexing process, etc. The switch outputs the cell to a trunk line of the ATM network.

    摘要翻译： 来自STM（同步传输模式）网络的数据由互通设施转换成ATM（异步传输模式），ATM信元被输入到ATM网络。 如果输入单元对应于需要语音处理的连接，则交换机内的语音处理中继线执行诸如回波补偿处理，编码处理，复用处理等处理。该开关将该单元输出到 ATM网络。