公开(公告)号：US07669103B2

公开(公告)日：2010-02-23

申请号：US11418158

申请日：2006-05-03

申请人： Emina Soljanin ,  Nedeljko Varnica ,  Philip Alfred Whiting

发明人： Emina Soljanin ,  Nedeljko Varnica ,  Philip Alfred Whiting

IPC分类号： H03M13/35

CPC分类号： H04L1/1819 ,  H04L1/0002 ,  H04L1/0057 ,  H04L1/0069 ,  H04L1/1671

摘要： Significant improvement in Raptor codes and punctured LDPC codes are obtainable by use of the invention. In both a transmission scheme for Raptor-encoded or LDPC-encoded information, a dynamic adjustment approach is employed. A fraction of a codeword or information frame is transmitted. A feedback signal is sent from the receiver to the transmitter indicating either 1) successful decoding, or 2) failure to decode and/or a feedback signal indicative of a statistical measure of transmission channel quality. If decoding fails, a further portion of the codeword or frame is sent. The intensity and/or size of the fraction is adjusted based on the feedback signal. In one embodiment, a specific range for probabilities employed in the encoding process for Raptor codes provides the ability to increase transmission throughput. Further it has been found that the advantageous Raptor codes are useful in noise conditions where even the improved punctured LDPC codes of the invention begin to degrade.

摘要翻译： 通过使用本发明可获得猛禽码和穿孔LDPC码的显着改进。 在用于Raptor编码或LDPC编码信息的传输方案中，采用动态调整方法。 发送码字或信息帧的一小部分。 反馈信号从接收机发送到发射机，指示1）成功解码，或2）解码失败和/或指示传输信道质量的统计测量的反馈信号。 如果解码失败，则发送码字或帧的另一部分。 基于反馈信号调整分数的强度和/或尺寸。 在一个实施例中，针对猛禽码的编码处理中采用的概率的特定范围提供了提高传输吞吐量的能力。 此外，已经发现，有利的Raptor码在其中甚至本发明的改进的穿孔LDPC码开始降级的噪声条件下是有用的。

公开(公告)号：US07305597B1

公开(公告)日：2007-12-04

申请号：US10646535

申请日：2003-08-22

申请人： Alexander E. Andreev ,  Ranko Scepanovic

发明人： Alexander E. Andreev ,  Ranko Scepanovic

IPC分类号： G11C29/26 ,  G11C29/40

CPC分类号： G11C29/26 ,  G11C29/1201 ,  G11C29/40 ,  G11C2029/2602 ,  G11C2029/3602

摘要： A system for, and method of, allowing conventional memory test circuitry to test parallel memory arrays and an integrated circuit incorporating the system or the method. In one embodiment, the system includes: (1) bit pattern distribution circuitry that causes a probe bit pattern generated by the memory test circuitry to be written to each of the memory arrays, (2) a pseudo-memory, coupled to the bit pattern distribution circuitry, that receives a portion of the probe bit pattern and (3) combinatorial logic, coupled to the pseudo-memory, that employs the portion and data-out bit patterns read from the memory arrays to generate a response bit pattern that matches the probe bit pattern only if all of the data-out bit patterns match the probe bit pattern.

摘要翻译： 用于允许传统的存储器测试电路测试并行存储器阵列的系统和方法以及结合该系统或方法的集成电路。 在一个实施例中，系统包括：（1）位图模式分配电路，其使得存储器测试电路产生的探针位模式被写入每个存储器阵列，（2）耦合到位模式的伪存储器 分配电路，其接收探针位模式的一部分和（3）耦合到伪存储器的组合逻辑，其采用从存储器阵列读取的部分和数据输出位模式，以产生与存储器阵列匹配的响应位模式 探针位模式只有当所有数据输出位模式与探头位模式匹配时。

公开(公告)号：US07085916B1

公开(公告)日：2006-08-01

申请号：US10066150

申请日：2001-10-26

申请人： Hung T. Nguyen

发明人： Hung T. Nguyen

IPC分类号： G06F9/00

CPC分类号： G06F9/3804 ,  G06F9/381

摘要： For use in a processor having an external memory interface, an instruction prefetch mechanism, a method of prefetching instructions and a digital signal processor incorporating the mechanism or the method. In one embodiment, the mechanism includes: (1) a branch predictor that predicts whether a branch is to be taken, (2) prefetch circuitry, coupled to the branch predictor, that prefetches instructions associated with the branch via the external memory interface if the branch is taken and prefetches sequential instructions via the external memory interface if the branch is not taken and (3) a loop recognizer, coupled to the prefetch circuitry, that determines whether a loop is present in fetched instructions and reinstates a validity of instructions in the loop and prevents the prefetch circuitry from prefetching instructions outside of the loop until the loop completes execution.

摘要翻译： 用于具有外部存储器接口的处理器，指令预取机制，预取指令的方法和结合该机制或方法的数字信号处理器。 在一个实施例中，该机制包括：（1）预测是否要采用分支的分支预测器，（2）耦合到分支预测器的预取电路，其通过外部存储器接口预取与分支相关联的指令，如果 如果不采用分支，则分支被取出并通过外部存储器接口预取顺序指令，以及（3）耦合到预取电路的环路识别器，其确定获取的指令中是否存在循环并且恢复指令的有效性 循环并防止预取电路从环路外部预取指令，直到循环完成执行。

公开(公告)号：US06976156B1

公开(公告)日：2005-12-13

申请号：US10047515

申请日：2001-10-26

申请人： Hung T. Nguyen

发明人： Hung T. Nguyen

IPC分类号： G06F9/38

CPC分类号： G06F9/3863 ,  G06F9/30145 ,  G06F9/3846 ,  G06F9/3853

摘要： For use in a wide-issue pipelined processor, a mechanism for, and method of, reducing pipeline stalls between conditional branches and a digital signal processor (DSP) incorporating the mechanism or the method. In one embodiment, the mechanism includes: (1) a mispredict program counter (PC) generator that generates a mispredict PC value for each conditional branch instruction in a pipeline of the processor and (2) mispredict PC storage, coupled to the mispredict PC generator, that stores the mispredict PC value at least until a resolution of the conditional branch instruction occurs and makes the mispredict PC value available to a PC of the processor if the resolution results in a mispredict condition. The mispredict PC storage includes a mispredict PC queue and a number of staging registers wherein the mispredict PC queue has at least as many stages as the number of staging registers.

摘要翻译： 用于广泛问题的流水线处理器，减少条件分支与包含该机制或方法的数字信号处理器（DSP）之间的流水线停顿的机制和方法。 在一个实施例中，该机制包括：（1）错误预测的程序计数器（PC）生成器，其在处理器流水线中为每个条件转移指令生成错误的PC值，以及（2）错误地将PC存储器连接到错误的PC生成器 ，其存储错误的PC值至少直到发生条件分支指令的分辨率，并且如果分辨率导致错误的预测条件，则使错误的PC值可用于处理器的PC。 错误的PC存储包括错误的PC队列和多个分段寄存器，其中错误的PC队列具有至少与分段寄存器的数量相同的级数。

公开(公告)号：US06973630B1

公开(公告)日：2005-12-06

申请号：US10408387

申请日：2003-04-07

申请人： Tuan Dao ,  Seshagiri P. Kalluri ,  Shannon A. Wichman

发明人： Tuan Dao ,  Seshagiri P. Kalluri ,  Shannon A. Wichman

IPC分类号： G06F17/50

CPC分类号： G06F17/5022 ,  G06F17/5045

摘要： A system for, and method of, reference-modeling a processor design. In one embodiment, the system includes: (1) an architecture database that contains specifications regarding the processor design that include: instruction set specifications, architectural resource specifications, pipeline specifications and connectivity specifications, (2) a simulation subsystem that draws selected portions of the specifications to simulate and test the processor design and (3) a documentation subsystem that draws other selected portions of the specifications to document and register-model the processor design, changes in the specifications being propagated to the architecture database.

摘要翻译： 用于处理器设计参考建模的系统和方法。 在一个实施例中，系统包括：（1）架构数据库，其包含关于处理器设计的规范，包括：指令集规范，架构资源规范，流水线规范和连接规范，（2）模拟子系统， 用于模拟和测试处理器设计的规范;（3）文档子系统，用于绘制规范的其他选定部分，以对处理器设计进行文档化和注册建模，将规范的更改传播到架构数据库。

公开(公告)号：US09325056B2

公开(公告)日：2016-04-26

申请号：US13609388

申请日：2012-09-11

申请人： Noriaki Kaneda ,  Nagesh Basavanhally ,  Yves Baeyens ,  Young-Kai Chen ,  Shahriar Shahramian

发明人： Noriaki Kaneda ,  Nagesh Basavanhally ,  Yves Baeyens ,  Young-Kai Chen ,  Shahriar Shahramian

IPC分类号： H01Q1/38 ,  H01L21/98 ,  H01Q1/22 ,  H01Q9/04 ,  H01Q23/00 ,  H01L23/00 ,  H01L23/66

CPC分类号： H01Q1/2283 ,  H01L23/66 ,  H01L24/13 ,  H01L24/14 ,  H01L24/16 ,  H01L2223/6677 ,  H01L2224/13101 ,  H01L2224/16225 ,  H01L2924/10253 ,  H01L2924/12042 ,  H01L2924/351 ,  H01Q9/0435 ,  H01Q23/00 ,  H01L2924/014 ,  H01L2924/00014 ,  H01L2924/00

摘要： An apparatus includes a dielectric slab having first and opposing second major surfaces. A planar antenna element is located on the first major surface. A via formed through the dielectric slab is conductively connected to the antenna element. A plurality of solder bump pads is located on the second major surface and is configured to attach the dielectric slab to an integrated circuit.

摘要翻译： 一种装置包括具有第一和相对的第二主表面的电介质板。 平面天线元件位于第一主表面上。 通过电介质板形成的通孔与天线元件导电连接。 多个焊料凸点焊盘位于第二主表面上，并被构造成将电介质板连接到集成电路。

公开(公告)号：US09083621B2

公开(公告)日：2015-07-14

申请号：US11955374

申请日：2007-12-12

申请人： Sébastien Bocq ,  Arabinda Bose ,  Jeremy Remington ,  Sven Van Den Bosch

发明人： Sébastien Bocq ,  Arabinda Bose ,  Jeremy Remington ,  Sven Van Den Bosch

IPC分类号： H04L29/06 ,  H04L12/24 ,  H04L12/28 ,  H04M11/06

CPC分类号： H04L41/0893 ,  H04L12/2856 ,  H04L41/082 ,  H04L41/0879 ,  H04L41/0886 ,  H04M11/062

摘要： Policy-based management method for remote management of a home device (3), said method comprising: a triggering step wherein the operational state of the home device (3) changes under occurrence of a triggering event belonging to one of the following event categories: a device event, where the event is automatically produced by the home device (3); a scheduled event, where the event is automatically produced by a clock; a user event, where the event is produced by a user; an evaluation step, wherein a home device management (HDM) server (9) evaluates at least one device selection criterion; a policy run cycle, wherein the HDM server (9) runs a policy on the home device (3), said policy being selected among the following policies: an activation policy if the triggering event is of the device type; a management policy if the triggering event is of the scheduled type; a transient policy if the triggering event is of the user type.

摘要翻译： 用于远程管理家庭设备的策略性管理方法（3），所述方法包括：触发步骤，其中家庭设备（3）的操作状态在属于以下事件类别之一的触发事件发生时改变： 设备事件，其中由家庭设备（3）自动产生事件; 一个预定的事件，事件由时钟自动产生; 用户事件，其中事件由用户产生; 评估步骤，其中家庭设备管理（HDM）服务器（9）评估至少一个设备选择标准; 策略运行周期，其中HDM服务器（9）在家庭设备（3）上运行策略，所述策略从以下策略中选择：如果触发事件是设备类型，则激活策略; 触发事件是预定类型的管理策略; 触发事件是用户类型的瞬态策略。

公开(公告)号：US08995834B2

公开(公告)日：2015-03-31

申请号：US13335326

申请日：2011-12-22

申请人： Brian Krongold ,  Timo Pfau ,  Noriaki Kaneda

发明人： Brian Krongold ,  Timo Pfau ,  Noriaki Kaneda

IPC分类号： H04J14/06 ,  H04B10/06 ,  H04B10/69

CPC分类号： H04J14/06 ,  H04B10/6971

摘要： An apparatus, e.g. an optical receiver, includes an optical front end and an equalizer. The front end is configured for receiving an optical signal bearing first and second symbols on respective first and second polarization channels. The equalizer is configured to 1) select a first cost function if the first symbol has greater energy than the second symbol, 2) select a second different cost function if the second symbol has a greater energy than the first symbol, and 3) based on the selected cost function, update coefficients of an adaptive filter configured to demultiplex and equalize the first and second polarization channels.

摘要翻译： 一种装置，例如 光接收器包括光学前端和均衡器。 前端被配置为用于接收在相应的第一和第二偏振通道上承载第一和第二符号的光学信号。 均衡器被配置为1）如果第一符号具有比第二符号更大的能量，则选择第一成本函数; 2）如果第二符号具有比第一符号更大的能量，则选择第二不同成本函数，以及3）基于 选择的成本函数，自适应滤波器的更新系数被配置为对第一和第二极化信道进行解复用和均衡。

公开(公告)号：US08949161B2

公开(公告)日：2015-02-03

申请号：US12210158

申请日：2008-09-12

申请人： Simon C. Borst ,  James R. Ensor ,  Volker F. Hilt ,  Markus A. Hofmann ,  Ivica Rimac ,  Anwar I. Walid

发明人： Simon C. Borst ,  James R. Ensor ,  Volker F. Hilt ,  Markus A. Hofmann ,  Ivica Rimac ,  Anwar I. Walid

IPC分类号： G06F17/00 ,  G06F17/30

CPC分类号： G06F17/3048

摘要： A cache management system and method and a content distribution system. In one embodiment, the cache management system includes: (1) a content request receiver configured to receive content requests, (2) a popularity lifetime prediction modeler coupled to the content request receiver and configured to generate popularity lifetime prediction models for content that can be cached based on at least some of the content requests, (3) a database coupled to the popularity lifetime prediction modeler and configured to contain the popularity lifetime prediction models and (4) a popularity lifetime prediction model matcher coupled to the content request receiver and the database and configured to match at least one content request to the popularity lifetime prediction models and control a cache based thereon.

摘要翻译： 缓存管理系统和方法以及内容分发系统。 在一个实施例中，高速缓存管理系统包括：（1）内容请求接收器，被配置为接收内容请求;（2）流行度寿命预测建模器，其耦合到所述内容请求接收器，并且被配置为为内容生成普及寿命预测模型， 基于至少一些内容请求来缓存，（3）耦合到流行度寿命预测建模器并被配置为包含流行度寿命预测模型的数据库和（4）耦合到内容请求接收器的流行度寿命预测模型匹配器和 数据库并且被配置为将至少一个内容请求与流行寿命预测模型相匹配并基于此来控制高速缓存。

公开(公告)号：US08938134B2

公开(公告)日：2015-01-20

申请号：US13724926

申请日：2012-12-21

申请人： Alcatel-Lucent, USA Inc.

发明人： Long Chen

IPC分类号： G02F1/035 ,  H01L21/00 ,  G02F1/025 ,  H01L33/58 ,  H01L31/103 ,  H01L31/105 ,  G02B6/12

CPC分类号： G02F1/025 ,  G02B6/12002 ,  G02B6/12004 ,  H01L31/1035 ,  H01L31/105 ,  H01L33/58

摘要： An apparatus comprising an optical modulator, wherein the optical modulator comprises a planar substrate, a first III-V semiconductor layer on the substrate, and a silicon layer on the substrate. The optical modulator includes a planar semiconductor optical waveguide having a hybrid optical core, the hybrid optical core including vertically adjacent lateral portions of the first III-V semiconductor layer and the silicon layer.

摘要翻译： 一种包括光调制器的装置，其中所述光调制器包括平面基板，所述基板上的第一III-V半导体层和所述基板上的硅层。 光调制器包括具有混合光纤芯的平面半导体光波导，该混合光纤芯包括第一III-V半导体层和硅层的垂直相邻横向部分。