利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

410 条记录 (耗时 0.02 秒)

    METHODS OF MAKING JFET DEVICES WITH PIN GATE STACKS
    81.
    发明申请
    METHODS OF MAKING JFET DEVICES WITH PIN GATE STACKS 有权
    制造具有引脚盖板的JFET器件的方法

    公开(公告)号：US20120302015A1

    公开(公告)日：2012-11-29

    申请号：US13561901

    申请日：2012-07-30

    申请人： Chandra Mouli

    发明人： Chandra Mouli

    IPC分类号： H01L21/329 ,  H01L21/337

    CPC分类号： H01L29/1066 ,  H01L29/155 ,  H01L29/66916 ,  H01L29/802 ,  H01L29/808

    摘要： Devices and methods for providing JFET transistors with improved operating characteristics are provided. Specifically, one or more embodiments of the present invention relate to JFET transistors with a higher diode turn-on voltage. For example, one or more embodiments include a JFET with a PIN gate stack. One or more embodiments also relate to systems and devices in which the improved JFET may be employed, as well as methods of manufacturing the improved JFET.

    摘要翻译： 提供了提供具有改进的操作特性的JFET晶体管的器件和方法。 具体地，本发明的一个或多个实施例涉及具有较高二极管导通电压的JFET晶体管。 例如，一个或多个实施例包括具有PIN栅极堆叠的JFET。 一个或多个实施例还涉及其中可以使用改进的JFET的系统和装置，以及制造改进的JFET的方法。

    Low power memory device with JFET device structures
    82.
    发明授权
    Low power memory device with JFET device structures 有权
    具有JFET器件结构的低功耗存储器件

    公开(公告)号：US08278691B2

    公开(公告)日：2012-10-02

    申请号：US12333067

    申请日：2008-12-11

    申请人： Chandra Mouli

    发明人： Chandra Mouli

    IPC分类号： H01L29/80

    CPC分类号： H01L27/108 ,  H01L21/76232 ,  H01L27/10844 ,  H01L27/10873 ,  H01L27/10876 ,  H01L27/10879 ,  H01L29/785 ,  H01L29/808 ,  H01L29/8083

    摘要： There is provided a low power memory device with JFET device structures. Specifically, a low power memory device is provided that includes a plurality memory cells having a memory element and a JFET access device electrically coupled to the memory element. The memory cells may be isolated using diffusion based isolation.

    摘要翻译： 提供了具有JFET器件结构的低功率存储器件。 具体地，提供了一种低功率存储器件，其包括具有存储元件的多个存储器单元和电耦合到存储元件的JFET访问器件。 可以使用基于扩散的隔离来隔离存储器单元。

    SEMICONDUCTOR PACKAGES
    83.
    发明申请
    SEMICONDUCTOR PACKAGES 有权
    半导体封装

    公开(公告)号：US20120235310A1

    公开(公告)日：2012-09-20

    申请号：US13485853

    申请日：2012-05-31

    申请人： Chandra Mouli ,  Gurtej S. Sandhu

    发明人： Chandra Mouli ,  Gurtej S. Sandhu

    IPC分类号： H01L23/498 ,  B82Y99/00

    CPC分类号： H01L23/3672 ,  H01L23/367 ,  H01L23/373 ,  H01L23/3733 ,  H01L2224/16 ,  H01L2224/73253 ,  H01L2924/10158 ,  Y10S977/742

    摘要： The invention includes semiconductor packages having grooves within a semiconductor die backside; and includes semiconductor packages utilizing carbon nanostructures (such as, for example, carbon nanotubes) as thermally conductive interface materials. The invention also includes methods of cooling a semiconductor die in which coolant is forced through grooves in a backside of the die, and includes methods of making semiconductor packages.

    摘要翻译： 本发明包括在半导体模具背面内具有凹槽的半导体封装; 并且包括使用碳纳米结构（例如，碳纳米管）作为导热界面材料的半导体封装。 本发明还包括冷却半导体管芯的方法，其中冷却剂被迫通过管芯背面的凹槽，并且包括制造半导体封装件的方法。

    Vertically-oriented semiconductor selection device for cross-point array memory
    84.
    发明授权
    Vertically-oriented semiconductor selection device for cross-point array memory 有权
    用于交叉点阵列存储器的垂直取向的半导体选择装置

    公开(公告)号：US08253191B2

    公开(公告)日：2012-08-28

    申请号：US13291591

    申请日：2011-11-08

    申请人： Gurtej Sandhu ,  Chandra Mouli ,  John K. Zahurak

    发明人： Gurtej Sandhu ,  Chandra Mouli ,  John K. Zahurak

    IPC分类号： H01L29/66

    CPC分类号： H01L29/7827 ,  H01L27/2454 ,  H01L27/2463 ,  H01L45/06 ,  H01L45/1233

    摘要： A vertical semiconductor material mesa upstanding from a semiconductor base that forms a conductive channel between first and second doped regions. The first doped region is electrically coupled to one or more first silicide layers on the surface of the base. The second doped region is electrically coupled to a second silicide layer on the upper surface of the mesa. A gate conductor is provided on one or more sidewalls of the mesa.

    摘要翻译： 从半导体基底直立的垂直半导体材料，其在第一和第二掺杂区域之间形成导电通道。 第一掺杂区域电耦合到基底表面上的一个或多个第一硅化物层。 第二掺杂区域电耦合到台面的上表面上的第二硅化物层。 栅极导体设置在台面的一个或多个侧壁上。

    JFET devices with PIN gate stacks
    85.
    发明授权
    JFET devices with PIN gate stacks 有权
    具有PIN栅极堆叠的JFET器件

    公开(公告)号：US08232585B2

    公开(公告)日：2012-07-31

    申请号：US12179330

    申请日：2008-07-24

    申请人： Chandra Mouli

    发明人： Chandra Mouli

    IPC分类号： H01L29/66

    CPC分类号： H01L29/1066 ,  H01L29/155 ,  H01L29/66916 ,  H01L29/802 ,  H01L29/808

    摘要： Devices and methods for providing JFET transistors with improved operating characteristics are provided. Specifically, one or more embodiments of the present invention relate to JFET transistors with a higher diode turn-on voltage. For example, one or more embodiments include a JFET with a PIN gate stack. One or more embodiments also relate to systems and devices in which the improved JFET may be employed, as well as methods of manufacturing the improved JFET.

    摘要翻译： 提供了提供具有改进的操作特性的JFET晶体管的器件和方法。 具体地，本发明的一个或多个实施例涉及具有较高二极管导通电压的JFET晶体管。 例如，一个或多个实施例包括具有PIN栅极堆叠的JFET。 一个或多个实施例还涉及其中可以使用改进的JFET的系统和装置，以及制造改进的JFET的方法。

    Optimization for finding direction of arrival in smart antennas
    86.
    发明授权
    Optimization for finding direction of arrival in smart antennas 失效
    寻找智能天线到达方向的优化

    公开(公告)号：US08154450B2

    公开(公告)日：2012-04-10

    申请号：US12478991

    申请日：2009-06-05

    申请人： Chandra Mouli Polisetty ,  Venu Gopal Rao Mullu

    发明人： Chandra Mouli Polisetty ,  Venu Gopal Rao Mullu

    IPC分类号： H01Q3/00 ,  G01S19/51

    CPC分类号： G01S3/74 ,  H04W72/046

    摘要： A smart antenna system may exploit space diversity by employing an array of antennas whose radiation pattern can be aligned in a direction of arrival (DoA) of a specific signal to be decoded. Smart antennas can be installed on a base station side and/or on a user terminal side. Certain embodiments of the present disclosure provide methods for computationally efficient and accurate searching of the DoA of a specific transmitted signal. The proposed methods utilize Assisted Global Positioning System (A-GPS) coordinates to determine the DoA.

    摘要翻译： 智能天线系统可以通过采用其辐射图可以在待解码的特定信号的到达方向（DoA）上对准的天线阵列来利用空间分集。 智能天线可以安装在基站侧和/或用户终端侧。 本公开的某些实施例提供了用于计算上有效且准确地搜索特定发射信号的DoA的方法。 所提出的方法使用辅助全球定位系统（A-GPS）坐标来确定DoA。

    ISOLATION STRUCTURE FOR A MEMORY CELL USING AL2O3 DIELECTRIC
    87.
    发明申请
    ISOLATION STRUCTURE FOR A MEMORY CELL USING AL2O3 DIELECTRIC 有权
    使用Al2O3介质的存储单元的隔离结构

    公开(公告)号：US20120083093A1

    公开(公告)日：2012-04-05

    申请号：US13314976

    申请日：2011-12-08

    申请人： Chandra Mouli

    发明人： Chandra Mouli

    IPC分类号： H01L21/02

    CPC分类号： H01L21/765 ,  H01L27/10873

    摘要： The invention provides, in one exemplary embodiment, an isolation gate formed over a substrate for biasing the substrate and providing isolation between adjacent active areas of an integrated circuit structure, for example a DRAM memory cell. An aluminum oxide (Al2O3) is used as a gate dielectric, rather than a conventional gate oxide layer, to create a hole-rich accumulation region under and near the trench isolation region. Another exemplary embodiment of the invention provides an aluminum oxide layer utilized as a liner in a shallow trench isolation (STI) region to increase the effectiveness of the isolation region. The embodiments may also be used together at an isolation region.

    摘要翻译： 在一个示例性实施例中，本发明提供了一种形成在衬底上用于偏置衬底并在集成电路结构（例如DRAM存储器单元）的相邻有源区之间提供隔离的隔离栅。 使用氧化铝（Al 2 O 3）作为栅极电介质，而不是常规的栅极氧化物层，以在沟槽隔离区域下方和附近产生富空穴的积聚区域。 本发明的另一示例性实施方案提供了在浅沟槽隔离（STI）区域中用作衬垫的氧化铝层，以增加隔离区域的有效性。 实施例也可以在隔离区域一起使用。

    Memory Devices And Memory Cells
    88.
    发明申请
    Memory Devices And Memory Cells 有权
    内存设备和内存单元

    公开(公告)号：US20120061685A1

    公开(公告)日：2012-03-15

    申请号：US13301921

    申请日：2011-11-22

    申请人： Chandra Mouli

    发明人： Chandra Mouli

    IPC分类号： H01L29/161

    CPC分类号： H01L29/66666 ,  H01L21/8213 ,  H01L27/105 ,  H01L27/10826 ,  H01L27/10873 ,  H01L27/10879 ,  H01L29/1054 ,  H01L29/1608 ,  H01L29/165 ,  H01L29/41783 ,  H01L29/4236 ,  H01L29/7827 ,  H01L29/785 ,  Y10S438/931

    摘要： A memory device includes an array of memory cells and peripheral devices. At least some of the individual memory cells include carbonated portions that contain SiC. At least some of the peripheral devices do not include any carbonated portions. A transistor includes a first source/drain, a second source/drain, a channel including a carbonated portion of a semiconductive substrate that contains SiC between the first and second sources/drains and a gate operationally associated with opposing sides of the channel.

    摘要翻译： 存储器件包括存储器单元阵列和外围设备。 至少一些单独的记忆单元包括含有SiC的碳酸化部分。 至少一些外围设备不包括任何碳酸化部分。 晶体管包括第一源极/漏极，第二源极/漏极，包括在第一和第二源极/漏极之间包含SiC的半导体衬底的碳酸化部分的沟道以及与沟道的相对侧可操作地相关联的栅极。

    VERTICALLY-ORIENTED SEMICONDUCTOR SELECTION DEVICE FOR CROSS-POINT ARRAY MEMORY
    89.
    发明申请
    VERTICALLY-ORIENTED SEMICONDUCTOR SELECTION DEVICE FOR CROSS-POINT ARRAY MEMORY 有权
    用于跨点阵列存储器的垂直半导体选择器件

    公开(公告)号：US20120049272A1

    公开(公告)日：2012-03-01

    申请号：US13291591

    申请日：2011-11-08

    申请人： Gurtej Sandhu ,  Chandra Mouli ,  John K. Zahurak

    发明人： Gurtej Sandhu ,  Chandra Mouli ,  John K. Zahurak

    IPC分类号： H01L27/088 ,  H01L29/78

    CPC分类号： H01L29/7827 ,  H01L27/2454 ,  H01L27/2463 ,  H01L45/06 ,  H01L45/1233

    摘要： A vertical semiconductor material mesa upstanding from a semiconductor base that forms a conductive channel between first and second doped regions. The first doped region is electrically coupled to one or more first silicide layers on the surface of the base. The second doped region is electrically coupled to a second silicide layer on the upper surface of the mesa. A gate conductor is provided on one or more sidewalls of the mesa.

    摘要翻译： 从半导体基底直立的垂直半导体材料，其在第一和第二掺杂区域之间形成导电通道。 第一掺杂区域电耦合到基底表面上的一个或多个第一硅化物层。 第二掺杂区域电耦合到台面的上表面上的第二硅化物层。 栅极导体设置在台面的一个或多个侧壁上。

    Communication methods, methods of forming an interconnect, signal interconnects, integrated circuit structures, circuits, and data apparatuses
    90.
    发明授权
    Communication methods, methods of forming an interconnect, signal interconnects, integrated circuit structures, circuits, and data apparatuses 有权
    通信方法，形成互连的方法，信号互连，集成电路结构，电路和数据装置

    公开(公告)号：US08078018B2

    公开(公告)日：2011-12-13

    申请号：US12955780

    申请日：2010-11-29

    申请人： Chandra Mouli

    发明人： Chandra Mouli

    IPC分类号： G02B6/12 ,  H04J14/00 ,  H01L21/00 ,  H01R33/945

    CPC分类号： G02B6/43

    摘要： Some embodiments include communication methods, methods of forming an interconnect, signal interconnects, integrated circuit structures, circuits, and data apparatuses. In one embodiment, a communication method includes accessing an optical signal comprising photons to communicate information, accessing an electrical signal comprising electrical data carriers to communicate information, and using a single interconnect, communicating the optical and electrical signals between a first spatial location and a second spatial location spaced from the first spatial location.

    摘要翻译： 一些实施例包括通信方法，形成互连的方法，信号互连，集成电路结构，电路和数据装置。 在一个实施例中，通信方法包括访问包括光子的光信号以传达信息，访问包括电数据载体的电信号以传送信息，以及使用单个互连，在第一空间位置和第二空间位置之间传送光信号和电信号 与第一空间位置间隔开的空间位置。