公开(公告)号：US08941167B2

公开(公告)日：2015-01-27

申请号：US13415185

申请日：2012-03-08

申请人： Wei-Ren Chen ,  Te-Hsun Hsu ,  Shih-Chen Wang ,  Hsin-Ming Chen ,  Ching-Sung Yang

发明人： Wei-Ren Chen ,  Te-Hsun Hsu ,  Shih-Chen Wang ,  Hsin-Ming Chen ,  Ching-Sung Yang

IPC分类号： H01L29/788

CPC分类号： H01L29/42328 ,  G11C16/0408 ,  H01L27/11558 ,  H01L29/7885

摘要： An erasable programmable single-poly nonvolatile memory includes a first PMOS transistor comprising a select gate, a first p-type doped region, and a second p-type doped region, wherein the select gate is connected to a select gate voltage, and the first p-type doped region is connected to a source line voltage; a second PMOS transistor comprising the second p-type doped region, a third p-type doped region, and a floating gate, wherein the third p-type doped region is connected to a bit line voltage; and an erase gate region adjacent to the floating gate, wherein the erase gate region is connected to an erase line voltage.

摘要翻译： 可擦除可编程单一多晶硅非易失性存储器包括包括选择栅极，第一p型掺杂区域和第二p型掺杂区域的第一PMOS晶体管，其中选择栅极连接到选择栅极电压，并且第一 p型掺杂区域连接到源极线电压; 包括第二p型掺杂区的第二PMOS晶体管，第三p型掺杂区和浮置栅，其中第三p型掺杂区连接到位线电压; 以及与浮置栅极相邻的擦除栅极区域，其中擦除栅极区域连接到擦除线电压。

公开(公告)号：US08681528B2

公开(公告)日：2014-03-25

申请号：US13590392

申请日：2012-08-21

申请人： Meng-Yi Wu ,  Yueh-Chia Wen ,  Hsin-Ming Chen ,  Ching-Sung Yang

发明人： Meng-Yi Wu ,  Yueh-Chia Wen ,  Hsin-Ming Chen ,  Ching-Sung Yang

IPC分类号： G11C17/00

CPC分类号： G11C17/16 ,  H01L27/11206

摘要： A one-bit memory cell for a nonvolatile memory includes a bit line and a plurality of serially-connected storage units. The bit line is connected to the serially-connected storage units. Each storage unit includes a first doped region, a second doped region and a third doped region, which are formed in a surface of a substrate. A first gate structure is disposed over a first channel region between the first doped region and the second doped region. The first gate structure is connected to a control signal line. A second gate structure is disposed over a second channel region between the second doped region and the third doped region. The second gate structure is connected to an anti-fuse signal line.

摘要翻译： 用于非易失性存储器的一位存储单元包括位线和多个串联存储单元。 位线连接到串行存储单元。 每个存储单元包括形成在基板的表面中的第一掺杂区域，第二掺杂区域和第三掺杂区域。 第一栅极结构设置在第一掺杂区域和第二掺杂区域之间的第一沟道区域上。 第一栅极结构连接到控制信号线。 第二栅极结构设置在第二掺杂区域和第三掺杂区域之间的第二沟道区域上。 第二栅极结构连接到反熔丝信号线。

公开(公告)号：US20140056051A1

公开(公告)日：2014-02-27

申请号：US13590392

申请日：2012-08-21

申请人： Meng-Yi Wu ,  Yueh-Chia Wen ,  Hsin-Ming Chen ,  Ching-Sung Yang

发明人： Meng-Yi Wu ,  Yueh-Chia Wen ,  Hsin-Ming Chen ,  Ching-Sung Yang

IPC分类号： G11C17/12 ,  G11C17/00

CPC分类号： G11C17/16 ,  H01L27/11206

摘要： A one-bit memory cell for a nonvolatile memory includes a bit line and a plurality of serially-connected storage units. The bit line is connected to the serially-connected storage units. Each storage unit includes a first doped region, a second doped region and a third doped region, which are formed in a surface of a substrate. A first gate structure is disposed over a first channel region between the first doped region and the second doped region. The first gate structure is connected to a control signal line. A second gate structure is disposed over a second channel region between the second doped region and the third doped region. The second gate structure is connected to an anti-fuse signal line.

摘要翻译： 用于非易失性存储器的一位存储器单元包括位线和多个串联存储单元。 位线连接到串行存储单元。 每个存储单元包括形成在基板的表面中的第一掺杂区域，第二掺杂区域和第三掺杂区域。 第一栅极结构设置在第一掺杂区域和第二掺杂区域之间的第一沟道区域上。 第一栅极结构连接到控制信号线。 第二栅极结构设置在第二掺杂区域和第三掺杂区域之间的第二沟道区域上。 第二栅极结构连接到反熔丝信号线。

公开(公告)号：US08363475B2

公开(公告)日：2013-01-29

申请号：US12750650

申请日：2010-03-30

申请人： Hsin-Ming Chen ,  Shih-Chen Wang ,  Wen-Hao Ching ,  Yen-Hsin Lai ,  Hau-Yan Lu ,  Ching-Sung Yang

发明人： Hsin-Ming Chen ,  Shih-Chen Wang ,  Wen-Hao Ching ,  Yen-Hsin Lai ,  Hau-Yan Lu ,  Ching-Sung Yang

IPC分类号： G11C11/34

CPC分类号： H01L27/088 ,  G11C16/0458 ,  G11C16/28 ,  G11C16/3418

摘要： A non-volatile memory unit cell includes a first transistor pair and first and second control gates. The first transistor pair includes first and second transistors that are connected in series and of the same type. The first and second transistors have a first floating polysilicon gate and a second floating polysilicon gate, respectively. The first control gate is coupled to the first floating polysilicon gate through a tunneling junction and the second control gate is coupled to the second floating polysilicon gate through another tunneling junction.

摘要翻译： 非易失性存储单元包括第一晶体管对以及第一和第二控制栅极。 第一晶体管对包括串联和相同类型的第一和第二晶体管。 第一和第二晶体管分别具有第一浮置多晶硅栅极和第二浮置多晶硅栅极。 第一控制栅极通过隧道结耦合到第一浮动多晶硅栅极，并且第二控制栅极通过另一隧道结耦合到第二浮动多晶硅栅极。

公开(公告)号：US20120134205A1

公开(公告)日：2012-05-31

申请号：US13366370

申请日：2012-02-06

申请人： Hau-Yan Lu ,  Hsin-Ming Chen ,  Ching-Sung Yang

发明人： Hau-Yan Lu ,  Hsin-Ming Chen ,  Ching-Sung Yang

IPC分类号： G11C11/34

CPC分类号： H01L21/28282 ,  G11C16/10 ,  H01L27/11206 ,  H01L27/11568 ,  H01L29/42344 ,  H01L29/792 ,  H01L2924/0002 ,  H01L2924/00

摘要： An operating method for a memory unit is provided, wherein the memory unit includes a well region, a select gate, a first gate, a second gate, an oxide nitride spacer, a first diffusion region, and a second diffusion region. The operating method for the memory unit comprises the following steps. During a programming operation, a breakdown voltage is coupled to the second diffusion region through a first channel region formed under the select gate. A programming voltage is sequentially or simultaneously applied to the first gate and the second gate to rupture a first oxide layer and a second oxide layer, wherein the first oxide layer is disposed between the first gate and the well region, and the second oxide layer is disposed between the second gate and the well region.

摘要翻译： 提供了一种用于存储单元的操作方法，其中存储单元包括阱区，选择栅极，第一栅极，第二栅极，氧化物氮化物间隔物，第一扩散区域和第二扩散区域。 存储单元的操作方法包括以下步骤。 在编程操作期间，击穿电压通过形成在选择栅极下方的第一沟道区域耦合到第二扩散区域。 编程电压被顺序地或同时地施加到第一栅极和第二栅极以破裂第一氧化物层和第二氧化物层，其中第一氧化物层设置在第一栅极和阱区域之间，第二氧化物层是 设置在第二栅极和阱区域之间。

公开(公告)号：US20120018794A1

公开(公告)日：2012-01-26

申请号：US13253083

申请日：2011-10-05

申请人： Hau-Yan Lu ,  Shih-Chen Wang ,  Ching-Sung Yang

发明人： Hau-Yan Lu ,  Shih-Chen Wang ,  Ching-Sung Yang

IPC分类号： H01L29/788

CPC分类号： H01L29/792 ,  H01L21/28282 ,  H01L27/11568 ,  H01L29/42344

摘要： A non-volatile semiconductor memory device includes a substrate, a first gate formed on a first region of a surface of the substrate, a second gate formed on a second region of the surface of the substrate, a charge storage layer filled between the first gate and the second gate, a first diffusion region formed on a first side of the charge storage layer, and a second diffusion region formed opposite the charge storage layer from the first diffusion region. The first region and the second region are separated by a distance sufficient for forming a self-aligning charge storage layer therebetween.

摘要翻译： 非挥发性半导体存储器件包括：衬底;形成在衬底表面的第一区域上的第一栅极;形成在衬底表面的第二区域上的第二栅极;填充在第一栅极之间的电荷存储层; 并且所述第二栅极，形成在所述电荷存储层的第一侧上的第一扩散区域和与所述第一扩散区域形成在与所述电荷存储层相对的第二扩散区域。 第一区域和第二区域被分开足以在其间形成自对准电荷存储层的距离。

公开(公告)号：US20110299336A1

公开(公告)日：2011-12-08

申请号：US12792746

申请日：2010-06-03

申请人： Hsin-Ming Chen ,  Shih-Chen Wang ,  Wen-Hao Ching ,  Yen-Hsin Lai ,  Ching-Sung Yang

发明人： Hsin-Ming Chen ,  Shih-Chen Wang ,  Wen-Hao Ching ,  Yen-Hsin Lai ,  Ching-Sung Yang

IPC分类号： G11C16/04 ,  H01L29/788

CPC分类号： H01L27/11558 ,  G11C16/0433 ,  H01L27/11521 ,  H01L29/66825 ,  H01L29/7881

摘要： A single-polysilicon layer non-volatile memory having a floating gate transistor, a program gate and a control gate is provided. The floating gate transistor has a floating gate and a tunneling dielectric layer. The floating gate is disposed on a substrate. The tunneling dielectric layer is disposed between the floating gate and the substrate. The program gate, the control gate and the erase gate are respectively disposed in the substrate under the floating gate separated by the tunneling dielectric layer. Therefore, during a program operation and an erase operation, charges are injected in and expelled out through different regions of the tunneling dielectric layer, so as to increase reliability of the non-volatile memory.

摘要翻译： 提供具有浮置栅晶体管，编程门和控制栅极的单多晶硅层非易失性存储器。 浮栅晶体管具有浮置栅极和隧穿介电层。 浮栅设置在基板上。 隧道介电层设置在浮置栅极和衬底之间。 编程栅极，控制栅极和擦除栅极分别设置在由隧道电介质层分离的浮置栅极下的衬底中。 因此，在编程操作和擦除操作期间，通过隧道介电层的不同区域注入和排出电荷，以增加非易失性存储器的可靠性。

公开(公告)号：US20110242893A1

公开(公告)日：2011-10-06

申请号：US12750650

申请日：2010-03-30

申请人： Hsin-Ming Chen ,  Shih-Chen Wang ,  Wen-Hao Ching ,  Yen-Hsin Lai ,  Hau-Yan Lu ,  Ching-Sung Yang

发明人： Hsin-Ming Chen ,  Shih-Chen Wang ,  Wen-Hao Ching ,  Yen-Hsin Lai ,  Hau-Yan Lu ,  Ching-Sung Yang

IPC分类号： G11C11/34

CPC分类号： H01L27/088 ,  G11C16/0458 ,  G11C16/28 ,  G11C16/3418

摘要： A non-volatile memory unit cell includes a first transistor pair and first and second control gates. The first transistor pair includes first and second transistors that are connected in series and of the same type. The first and second transistors have a first floating polysilicon gate and a second floating polysilicon gate, respectively. The first control gate is coupled to the first floating polysilicon gate through a tunneling junction and the second control gate is coupled to the second floating polysilicon gate through another tunneling junction.

摘要翻译： 非易失性存储单元包括第一晶体管对以及第一和第二控制栅极。 第一晶体管对包括串联和相同类型的第一和第二晶体管。 第一和第二晶体管分别具有第一浮置多晶硅栅极和第二浮置多晶硅栅极。 第一控制栅极通过隧道结耦合到第一浮动多晶硅栅极，并且第二控制栅极通过另一隧道结耦合到第二浮动多晶硅栅极。

公开(公告)号：US20110031560A1

公开(公告)日：2011-02-10

申请号：US12536506

申请日：2009-08-06

申请人： Ching-Hsiang Hsu ,  Ching-Sung Yang ,  Shih-Jye Shen

发明人： Ching-Hsiang Hsu ,  Ching-Sung Yang ,  Shih-Jye Shen

IPC分类号： H01L27/112 ,  H01L21/336

CPC分类号： H01L27/112 ,  G11C17/12 ,  H01L27/1126

摘要： A mask-defined read-only memory array is formed on a substrate, and includes a first ROM bit and a second ROM bit of opposite polarities. The first ROM bit has a first MOS transistor and a first block layer formed over a first region of the substrate. A second source/drain region of the first MOS transistor and a first diffusion region are formed in a first region of the substrate on opposite sides of the first block layer. The second ROM bit includes a second MOS transistor.

摘要翻译： 掩模定义的只读存储器阵列形成在衬底上，并且包括具有相反极性的第一ROM位和第二ROM位。 第一ROM位具有形成在衬底的第一区域上的第一MOS晶体管和第一阻挡层。 第一MOS晶体管的第二源极/漏极区域和第一扩散区域形成在第一块层的相对侧上的衬底的第一区域中。 第二ROM位包括第二MOS晶体管。

公开(公告)号：US20090270129A1

公开(公告)日：2009-10-29

申请号：US12342080

申请日：2008-12-23

申请人： Tung-Cheng Kuo ,  Ching-Sung Yang ,  Ruei-Ling Lin ,  Cheng-Jye Liu

发明人： Tung-Cheng Kuo ,  Ching-Sung Yang ,  Ruei-Ling Lin ,  Cheng-Jye Liu

IPC分类号： H04B1/38

CPC分类号： H04W12/08 ,  G06F21/77 ,  G06F21/79 ,  G06F2221/2113 ,  G06Q20/35765 ,  G07F7/1008 ,  H04W92/08

摘要： The present invention provides a mobile phone accessing system. The mobile phone accessing system comprises: a mobile phone having a first Subscriber Identity Module (SIM) specification corresponding to a SIM card; and a storage device comprising a first storage region for storing data, a second storage region for storing a second SIM specification, and a controller coupled to the first storage region and the second storage region for executing a security check function to determine whether the mobile phone is qualified to access the first storage region according to the first SIM specification.

摘要翻译： 本发明提供一种移动电话接入系统。 移动电话接入系统包括：具有对应于SIM卡的第一用户识别模块（SIM）规范的移动电话; 以及存储装置，包括用于存储数据的第一存储区域，用于存储第二SIM规范的第二存储区域和耦合到第一存储区域和第二存储区域的控制器，用于执行安全检查功能，以确定移动电话 有资格根据第一个SIM规范访问第一个存储区域。