公开(公告)号：US20140126856A1

公开(公告)日：2014-05-08

申请号：US14149626

申请日：2014-01-07

申请人： Attila Mekis ,  Adithyaram Narasimha ,  Jeremy Witzens

发明人： Attila Mekis ,  Adithyaram Narasimha ,  Jeremy Witzens

IPC分类号： G02F1/01

CPC分类号： G02F1/0136 ,  G02B6/125 ,  G02B6/126 ,  G02B6/2726 ,  G02B6/2773 ,  G02B6/29344 ,  G02B6/34 ,  G02B6/4286 ,  G02B2006/12142 ,  G02F1/011 ,  G02F1/313

摘要： A method and system for integrated power combiners are disclosed and may include a chip comprising a polarization controller, the polarization controller comprising an input optical waveguide, optical couplers, and a polarization-splitting grating coupler. The chip may be operable to: generate two output signals from a first optical coupler that receives an input signal from said input optical waveguide, phase modulate one or both of the two output signals to configure a phase offset between the two generated output signals before communicating signals with the phase offset to a second optical coupler. One or both optical signals generated by said second optical coupler may be phase modulated to configure a phase offset between signals communicated to the polarization-splitting grating coupler; and an optical signal of a desired polarization may be launched into an optical fiber via the polarization-splitting grating coupler by combining the signals communicated to the polarization-splitting grating coupler.

摘要翻译： 公开了用于集成功率组合器的方法和系统，并且可以包括包括偏振控制器的芯片，所述偏振控制器包括输入光波导，光耦合器和偏振分离光栅耦合器。 该芯片可操作用于：从第一光耦合器产生两个输出信号，该第一光耦合器从所述输入光波导接收输入信号，相位调制两个输出信号中的一个或两者，以在通信之前配置两个产生的输出信号之间的相位偏移 具有相位偏移到第二光耦合器的信号。 由所述第二光耦合器产生的一个或两个光信号可以被相位调制以配置传送到偏振分离光栅耦合器的信号之间的相位偏移; 并且通过组合传送到偏振分离光栅耦合器的信号，可以通过偏振分离光栅耦合器将期望的偏振光学信号发射到光纤中。

公开(公告)号：US20140010498A1

公开(公告)日：2014-01-09

申请号：US13936408

申请日：2013-07-08

申请人： Lieven Verslegers ,  Attila Mekis

发明人： Lieven Verslegers ,  Attila Mekis

IPC分类号： G02B6/42

CPC分类号： G02B6/26 ,  G02B5/1861 ,  G02B6/124 ,  G02B6/126 ,  G02B6/30 ,  G02B6/34 ,  G02B6/4214 ,  G02B2006/12107 ,  G02B2006/12147 ,  G02B2006/1215

摘要： Methods and systems for grating couplers incorporating perturbed waveguides are disclosed and may include in a semiconductor photonics die, communicating optical signals into and/or out of the die utilizing a grating coupler on the die, where the grating coupler comprises perturbed waveguides. The perturbed waveguides may comprise a variable width along their length. The grating coupler may comprise a single polarization grating coupler comprising perturbed waveguides and a non-perturbed grating. The grating coupler may comprise a polarization splitting grating coupler (PSCC) that includes two sets of perturbed waveguides at a non-zero angle, or a plurality of non-linear rows of discrete shapes. The PSCC may comprise discrete scatterers at an intersection of the sets of perturbed waveguides. The grating couplers may be etched in a silicon layer on the semiconductor photonics die or deposited on the semiconductor photonics die. The grating coupler may comprise individual scatterers between the perturbed waveguides.

摘要翻译： 公开了包含扰动波导的光栅耦合器的方法和系统，并且可以包括在半导体光子管芯中，使用管芯上的光栅耦合器将光信号传送到和/或离开裸片，其中光栅耦合器包括扰动的波导。 扰动的波导可以包括沿其长度的可变宽度。 光栅耦合器可以包括包含扰动波导和非扰动光栅的单偏振光栅耦合器。 光栅耦合器可以包括偏振光分裂光栅耦合器（PSCC），其包括非零角度的两组扰动波导或多个离散形状的非线性行。 PSCC可以包括在这些扰动波导组的交点处的离散散射体。 光栅耦合器可以在半导体光子管芯上的硅层中蚀刻或沉积在半导体光子晶体管上。 光栅耦合器可以包括扰动波导之间的各个散射体。

公开(公告)号：US08280207B2

公开(公告)日：2012-10-02

申请号：US12614024

申请日：2009-11-06

申请人： Thierry Pinguet ,  Attila Mekis ,  Steffen Gloeckner

发明人： Thierry Pinguet ,  Attila Mekis ,  Steffen Gloeckner

IPC分类号： G02B6/34

CPC分类号： G02B6/124 ,  G01J1/02 ,  G01J1/0425 ,  G02B6/12004 ,  G02B6/30 ,  G02B6/34 ,  G02B6/4208 ,  G02B2006/12038 ,  G02B2006/12061 ,  G02B2006/12104 ,  G02B2006/12157

摘要： A method and system for coupling optical signals into silicon optoelectronic chips are disclosed and may include coupling one or more optical signals into a back surface of a CMOS photonic chip comprising photonic, electronic, and optoelectronic devices. The devices may be integrated in a front surface of the chip and one or more grating couplers may receive the optical signals in the front surface of the chip. The optical signals may be coupled into the back surface of the chip via one or more optical fibers and/or optical source assemblies. The optical signals may be coupled to the grating couplers via a light path etched in the chip, which may be refilled with silicon dioxide. The chip may be flip-chip bonded to a packaging substrate. Optical signals may be reflected back to the grating couplers via metal reflectors, which may be integrated in dielectric layers on the chip.

摘要翻译： 公开了一种用于将光信号耦合到硅光电芯片的方法和系统，并且可以包括将一个或多个光信号耦合到包括光子，电子和光电器件的CMOS光子芯片的背表面中。 器件可以集成在芯片的前表面中，并且一个或多个光栅耦合器可以在芯片的前表面中接收光信号。 光信号可以经由一个或多个光纤和/或光源组件耦合到芯片的后表面中。 光信号可以通过蚀刻在芯片中的光路耦合到光栅耦合器，其可以用二氧化硅再填充。 芯片可以倒装芯片结合到封装基板。 光信号可以经由金属反射器反射回光栅耦合器，金属反射器可以集成在芯片上的电介质层中。

公开(公告)号：US20100059822A1

公开(公告)日：2010-03-11

申请号：US12554449

申请日：2009-09-04

申请人： Thierry Pinguet ,  Steffen Gloeckner ,  Peter De Dobbelaere ,  Sherif Abdalla ,  Daniel Kucharski ,  Gianlorenzo Masini ,  Kosei Yokoyama ,  John Guckenberger ,  Attila Mekis

发明人： Thierry Pinguet ,  Steffen Gloeckner ,  Peter De Dobbelaere ,  Sherif Abdalla ,  Daniel Kucharski ,  Gianlorenzo Masini ,  Kosei Yokoyama ,  John Guckenberger ,  Attila Mekis

IPC分类号： H01L27/12 ,  H01L21/782

CPC分类号： H04B10/2575 ,  H01L21/84 ,  H01L27/1203 ,  H04B10/40

摘要： Methods and systems for monolithic integration of photonics and electronics in CMOS processes are disclosed and may include fabricating photonic and electronic devices on a single CMOS wafer with different silicon layer thicknesses. The devices may be fabricated on a semiconductor-on-insulator (SOI) wafer utilizing a bulk CMOS process and/or on a SOI wafer utilizing a SOI CMOS process. The different thicknesses may be fabricated utilizing a double SOI process and/or a selective area growth process. Cladding layers may be fabricated utilizing one or more oxygen implants and/or utilizing CMOS trench oxide on the CMOS wafer. Silicon may be deposited on the CMOS trench oxide utilizing epitaxial lateral overgrowth. Cladding layers may be fabricated utilizing selective backside etching. Reflective surfaces may be fabricated by depositing metal on the selectively etched regions. Silicon dioxide or silicon germanium integrated in the CMOS wafer may be utilized as an etch stop layer.

摘要翻译： 公开了用于在CMOS工艺中单片集成光子学和电子学的方法和系统，并且可以包括在具有不同硅层厚度的单个CMOS晶片上制造光子和电子器件。 利用体CMOS工艺和/或利用SOI CMOS工艺的SOI晶片，可以在绝缘体上半导体（SOI）晶片上制造器件。 可以使用双重SOI工艺和/或选择性区域生长工艺来制造不同的厚度。 可以利用一个或多个氧注入和/或在CMOS晶片上利用CMOS沟槽氧化物来制造覆层。 硅可以利用外延横向过度生长沉积在CMOS沟槽氧化物上。 可以利用选择性背面蚀刻来制造包覆层。 可以通过在选择性蚀刻的区域上沉积金属来制造反射表面。 集成在CMOS晶片中的二氧化硅或硅锗可以用作蚀刻停止层。

公开(公告)号：US08895413B2

公开(公告)日：2014-11-25

申请号：US13364909

申请日：2012-02-02

申请人： Thierry Pinguet ,  Steffen Gloeckner ,  Peter De Dobbelaere ,  Sherif Abdalla ,  Daniel Kucharski ,  Gianlorenzo Masini ,  Kosei Yokoyama ,  John Guckenberger ,  Attila Mekis

发明人： Thierry Pinguet ,  Steffen Gloeckner ,  Peter De Dobbelaere ,  Sherif Abdalla ,  Daniel Kucharski ,  Gianlorenzo Masini ,  Kosei Yokoyama ,  John Guckenberger ,  Attila Mekis

IPC分类号： H01L27/12 ,  H01L21/782 ,  H01L21/84

CPC分类号： H04B10/2575 ,  H01L21/84 ,  H01L27/1203 ,  H04B10/40

摘要： Methods and systems for monolithic integration of photonics and electronics in CMOS processes are disclosed and may include fabricating photonic and electronic devices on two CMOS wafers with different silicon layer thicknesses for the photonic and electronic devices bonded to at least a portion of each of the wafers together, where a first of the CMOS wafers includes the photonic devices and a second of the CMOS wafers includes the electronic devices. The electrical devices may be coupled to optical devices utilizing through-silicon vias. The different thicknesses may be fabricated utilizing a selective area growth process. Cladding layers may be fabricated utilizing oxygen implants and/or utilizing CMOS trench oxide on the CMOS wafers. Silicon may be deposited on the CMOS trench oxide utilizing epitaxial lateral overgrowth. Cladding layers may be fabricated utilizing selective backside etching. Reflective surfaces may be fabricated by depositing metal on the selectively etched regions.

摘要翻译： 公开了用于在CMOS工艺中单片集成光子学和电子学的方法和系统，并且可以包括在具有不同硅层厚度的两个CMOS晶片上制造光子和电子器件，用于光子和电子器件，其结合到每个晶片的至少一部分 其中第一CMOS晶片包括光子器件，并且第二CMOS晶片包括电子器件。 电子器件可以利用穿硅通孔耦合到光学器件。 可以使用选择性区域生长过程来制造不同的厚度。 可以使用氧注入和/或在CMOS晶片上利用CMOS沟槽氧化物来制造覆层。 硅可以利用外延横向过度生长沉积在CMOS沟槽氧化物上。 可以利用选择性背面蚀刻来制造包覆层。 可以通过在选择性蚀刻的区域上沉积金属来制造反射表面。

公开(公告)号：US08877616B2

公开(公告)日：2014-11-04

申请号：US12554449

申请日：2009-09-04

申请人： Thierry Pinguet ,  Steffen Gloeckner ,  Peter De Dobbelaere ,  Sherif Abdalla ,  Daniel Kucharski ,  Gianlorenzo Masini ,  Kosei Yokoyama ,  John Guckenberger ,  Attila Mekis

发明人： Thierry Pinguet ,  Steffen Gloeckner ,  Peter De Dobbelaere ,  Sherif Abdalla ,  Daniel Kucharski ,  Gianlorenzo Masini ,  Kosei Yokoyama ,  John Guckenberger ,  Attila Mekis

IPC分类号： H01L27/12 ,  H01L21/782 ,  H01L21/84

CPC分类号： H04B10/2575 ,  H01L21/84 ,  H01L27/1203 ,  H04B10/40

摘要： Methods and systems for monolithic integration of photonics and electronics in CMOS processes are disclosed and may include fabricating photonic and electronic devices on a single CMOS wafer with different silicon layer thicknesses. The devices may be fabricated on a semiconductor-on-insulator (SOI) wafer utilizing a bulk CMOS process and/or on a SOI wafer utilizing a SOI CMOS process. The different thicknesses may be fabricated utilizing a double SOI process and/or a selective area growth process. Cladding layers may be fabricated utilizing one or more oxygen implants and/or utilizing CMOS trench oxide on the CMOS wafer. Silicon may be deposited on the CMOS trench oxide utilizing epitaxial lateral overgrowth. Cladding layers may be fabricated utilizing selective backside etching. Reflective surfaces may be fabricated by depositing metal on the selectively etched regions. Silicon dioxide or silicon germanium integrated in the CMOS wafer may be utilized as an etch stop layer.

摘要翻译： 公开了用于在CMOS工艺中单片集成光子学和电子学的方法和系统，并且可以包括在具有不同硅层厚度的单个CMOS晶片上制造光子和电子器件。 利用体CMOS工艺和/或利用SOI CMOS工艺的SOI晶片，可以在绝缘体上半导体（SOI）晶片上制造器件。 可以使用双重SOI工艺和/或选择性区域生长工艺来制造不同的厚度。 可以利用一个或多个氧注入和/或在CMOS晶片上利用CMOS沟槽氧化物来制造覆层。 硅可以利用外延横向过度生长沉积在CMOS沟槽氧化物上。 可以利用选择性背面蚀刻来制造包覆层。 可以通过在选择性蚀刻的区域上沉积金属来制造反射表面。 集成在CMOS晶片中的二氧化硅或硅锗可以用作蚀刻停止层。

公开(公告)号：US20120135566A1

公开(公告)日：2012-05-31

申请号：US13364845

申请日：2012-02-02

申请人： Thierry Pinguet ,  Steffen Gloeckner ,  Peter De Dobbelaere ,  Sherif Abdalla ,  Daniel Kucharski ,  Gianlorenzo Masini ,  Kosei Yokoyama ,  Guckenberger John ,  Attila Mekis

发明人： Thierry Pinguet ,  Steffen Gloeckner ,  Peter De Dobbelaere ,  Sherif Abdalla ,  Daniel Kucharski ,  Gianlorenzo Masini ,  Kosei Yokoyama ,  Guckenberger John ,  Attila Mekis

IPC分类号： H01L21/50

CPC分类号： H04B10/2575 ,  H01L21/84 ,  H01L27/1203 ,  H04B10/40

摘要： Methods and systems for monolithic integration of photonics and electronics in CMOS processes are disclosed and may include fabricating photonic and electronic devices on two CMOS wafers with different silicon layer thicknesses for the photonic and electronic devices with at least a portion of each of the wafers bonded together, where a first of the CMOS wafers includes the photonic devices and a second of the CMOS wafers includes the electronic devices. The electrical devices may be coupled to optical devices utilizing through-silicon vias. The different thicknesses may be fabricated utilizing a selective area growth process. Cladding layers may be fabricated utilizing oxygen implants and/or utilizing CMOS trench oxide on the CMOS wafers. Silicon may be deposited on the CMOS trench oxide utilizing epitaxial lateral overgrowth. Cladding layers may be fabricated utilizing selective backside etching. Reflective surfaces may be fabricated by depositing metal on the selectively etched regions.

摘要翻译： 公开了用于在CMOS工艺中单片集成光子学和电子学的方法和系统，并且可以包括在具有不同硅层厚度的两个CMOS晶片上制造光子和电子器件用于光子和电子器件，其中每个晶片的至少一部分结合在一起 其中第一CMOS晶片包括光子器件，并且第二CMOS晶片包括电子器件。 电子器件可以利用穿硅通孔耦合到光学器件。 可以使用选择性区域生长过程来制造不同的厚度。 可以使用氧注入和/或在CMOS晶片上利用CMOS沟槽氧化物来制造覆层。 硅可以利用外延横向过度生长沉积在CMOS沟槽氧化物上。 可以利用选择性背面蚀刻来制造包覆层。 可以通过在选择性蚀刻的区域上沉积金属来制造反射表面。

公开(公告)号：US20110217002A1

公开(公告)日：2011-09-08

申请号：US13037935

申请日：2011-03-01

申请人： Attila Mekis ,  Thierry Pinguet

发明人： Attila Mekis ,  Thierry Pinguet

IPC分类号： G02B6/26

CPC分类号： G02B6/26

摘要： A method and system for waveguide mode filters are disclosed and may include processing optical signals of a fundamental mode and higher-order modes by filtering the higher-order modes in rib waveguides in a photonic chip. The higher-order modes may be filtered utilizing doped regions and/or patterns in one or more slab sections in the rib waveguides. The patterns may be periodic or aperiodic along the rib waveguides. The higher-order modes may be filtered utilizing varying widths of slab sections, or doped, patterned, and/or salicided ridges on the slab sections in the rib waveguides. The higher-order modes may be attenuated by scattering and/or absorbing the modes. The chip may comprise a CMOS photonic chip.

摘要翻译： 公开了一种用于波导模式滤波器的方法和系统，并且可以包括通过对光子芯片中的肋波导中的高阶模式进行滤波来处理基模和高阶模的光信号。 可以利用肋波导中的一个或多个平板部分中的掺杂区域和/或图案来过滤高阶模式。 图案可以沿着肋波导是周期性的或非周期性的。 可以利用在肋波导中的板坯部分上的板坯部分或掺杂的，图案化的和/或水化脊的变化的宽度来过滤高阶模式。 高阶模式可以通过散射和/或吸收模式来衰减。 芯片可以包括CMOS光子芯片。

公开(公告)号：US20090196547A1

公开(公告)日：2009-08-06

申请号：US12362154

申请日：2009-01-29

申请人： Attila Mekis

发明人： Attila Mekis

IPC分类号： G02B6/12

CPC分类号： G02B6/14 ,  G02B6/12004

摘要： A low-loss optical interconnect is disclosed and may include an optical interconnect system with narrow and wide waveguides joining optical devices. The system may also comprise mode converters and waveguide bends. The waveguides may be made of silicon. Other exemplary aspects of the invention may comprise a continuous optical bend, whose radius of curvature at its endpoints is infinity and at its internal points is finite. The bend may be made of silicon. The width of the bend may vary along the bend. The system may comprise narrow and wide waveguides and a continuous bend.

摘要翻译： 公开了低损耗光互连，并且可以包括具有连接光学器件的窄而宽的波导的光学互连系统。 该系统还可以包括模式转换器和波导弯曲。 波导可以由硅制成。 本发明的其它示例性方面可以包括连续的光学弯曲，其端点的曲率半径是无限远的，并且在其内部点处是有限的。 弯曲可以由硅制成。 弯曲部的宽度可以沿着弯曲部变化。 该系统可以包括窄且宽的波导和连续的弯曲。

公开(公告)号：US06853789B2

公开(公告)日：2005-02-08

申请号：US09884763

申请日：2001-06-19

申请人： Attila Mekis ,  Shanhui Fan ,  John D. Joannopoulos ,  Pierre Villeneuve

发明人： Attila Mekis ,  Shanhui Fan ,  John D. Joannopoulos ,  Pierre Villeneuve

IPC分类号： H01P7/00 ,  G02B6/10 ,  G02B6/26

CPC分类号： H01P1/2005 ,  H01P7/00

摘要： A method of making a low-loss electromagnetic wave resonator structure. The method includes providing a resonator structure, the resonator structure including a confining device and a surrounding medium. The resonator structure supporting at least one resonant mode, the resonant mode displaying a near-field pattern in the vicinity of said confining device and a far-field radiation pattern away from the confining device. The surrounding medium supports at least one radiation channel into which the resonant mode can couple. The resonator structure is specifically configured to reduce or eliminate radiation loss from said resonant mode into at least one of the radiation channels, while keeping the characteristics of the near-field pattern substantially unchanged.

摘要翻译： 制造低损耗电磁波谐振器结构的方法。 该方法包括提供谐振器结构，谐振器结构包括限制装置和周围介质。 支持至少一个谐振模式的谐振器结构，在所述约束装置附近显示近场图案的谐振模式和远离限制装置的远场辐射图。 周围的介质支持至少一个辐射通道，谐振模式可耦合到该辐射通道中。 谐振器结构被特别地配置为在保持近场图案的特性基本上不变的情况下减少或消除从所述谐振模式到辐射通道中的至少一个的辐射损耗。