公开(公告)号：US20120009749A1

公开(公告)日：2012-01-12

申请号：US12832082

申请日：2010-07-08

申请人： Dexter TAN ,  Kin Leong PEY ,  Sai Hooi YEONG ,  Yoke King CHIN ,  Kuang Kian ONG ,  Chee Mang NG

发明人： Dexter TAN ,  Kin Leong PEY ,  Sai Hooi YEONG ,  Yoke King CHIN ,  Kuang Kian ONG ,  Chee Mang NG

IPC分类号： H01L21/335 ,  H01L21/22

CPC分类号： H01L29/66439 ,  B82Y10/00 ,  H01L29/0665 ,  H01L29/7613

摘要： Embodiments relate to a method for fabricating nano-wires in nano-devices, and more particularly to nano-device fabrication using end-of-range (EOR) defects. In one embodiment, a substrate with a surface crystalline layer over the substrate is provided and EOR defects are created in the surface crystalline layer. One or more fins with EOR defects embedded within is formed and oxidized to form one or more fully oxidized nano-wires with nano-crystals within the core of the nano-wire.

摘要翻译： 实施例涉及一种用于在纳米器件中制造纳米线的方法，更具体地涉及使用端部范围（EOR）缺陷的纳米器件制造。 在一个实施例中，提供了在衬底上具有表面结晶层的衬底，并且在表面晶体层中产生了EOR缺陷。 一个或多个嵌入有EOR缺陷的翅片被形成并被氧化，以在纳米线芯内形成具有纳米晶体的一个或多个完全氧化的纳米线。

公开(公告)号：US08338280B2

公开(公告)日：2012-12-25

申请号：US12832082

申请日：2010-07-08

申请人： Dexter Tan ,  Kin Leong Pey ,  Sai Hooi Yeong ,  Yoke King Chin ,  Kuang Kian Ong ,  Chee Mang Ng

发明人： Dexter Tan ,  Kin Leong Pey ,  Sai Hooi Yeong ,  Yoke King Chin ,  Kuang Kian Ong ,  Chee Mang Ng

IPC分类号： H01L21/425

CPC分类号： H01L29/66439 ,  B82Y10/00 ,  H01L29/0665 ,  H01L29/7613

摘要： Embodiments relate to a method for fabricating nano-wires in nano-devices, and more particularly to nano-device fabrication using end-of-range (EOR) defects. In one embodiment, a substrate with a surface crystalline layer over the substrate is provided and EOR defects are created in the surface crystalline layer. One or more fins with EOR defects embedded within is formed and oxidized to form one or more fully oxidized nano-wires with nano-crystals within the core of the nano-wire.

摘要翻译： 实施例涉及一种用于在纳米器件中制造纳米线的方法，更具体地涉及使用端部范围（EOR）缺陷的纳米器件制造。 在一个实施例中，提供了在衬底上具有表面结晶层的衬底，并且在表面晶体层中产生了EOR缺陷。 一个或多个嵌入有EOR缺陷的翅片被形成并被氧化，以在纳米线芯内形成具有纳米晶体的一个或多个完全氧化的纳米线。

公开(公告)号：US20090286373A1

公开(公告)日：2009-11-19

申请号：US12466391

申请日：2009-05-15

申请人： Dexter Xueming TAN ,  Benjamin COLOMBEAU ,  Clark Kuang Kian ONG ,  Sai Hooi YEONG ,  Chee Mang NG ,  Kin Leong PEY

发明人： Dexter Xueming TAN ,  Benjamin COLOMBEAU ,  Clark Kuang Kian ONG ,  Sai Hooi YEONG ,  Chee Mang NG ,  Kin Leong PEY

IPC分类号： H01L21/336 ,  H01L21/322

CPC分类号： H01L21/26506 ,  H01L21/26513 ,  H01L21/268 ,  H01L29/6653 ,  H01L29/66545 ,  H01L29/6656 ,  H01L29/6659 ,  H01L29/7833

摘要： A method for fabricating a semiconductor device is presented. The method includes providing a substrate and forming a gate stack over the substrate. A first laser processing to form vacancy rich regions within the substrate on opposing sides of the gate stack is performed. The vacancy rich regions have a first depth from a surface of the substrate. A first implant causing end of range defect regions to be formed on opposing sides of the gate stack at a second depth from the surface of the substrate is also carried out, wherein the first depth is proximate to the second depth.

摘要翻译： 本发明提供一种制造半导体器件的方法。 该方法包括提供衬底并在衬底上形成栅叠层。 执行在栅极堆叠的相对侧上在衬底内形成空位丰富区域的第一激光处理。 空位丰富区域具有从基板表面的第一深度。 还执行第一种植入物，其在基板的表面的第二深度处形成在栅叠层的相对侧上形成范围缺陷区域的端部，其中第一深度接近第二深度。

公开(公告)号：US20110034040A1

公开(公告)日：2011-02-10

申请号：US12537268

申请日：2009-08-07

申请人： Dexter TAN ,  Chee Chong LIM ,  Sai Hooi YEONG ,  Chee Mang NG

发明人： Dexter TAN ,  Chee Chong LIM ,  Sai Hooi YEONG ,  Chee Mang NG

IPC分类号： H01L21/263 ,  F27B5/14 ,  A21B2/00

CPC分类号： F27B17/0025 ,  H01L21/2686 ,  H01L21/67115

摘要： A method of forming a device is presented. The method includes providing a wafer having an active surface and dividing the wafer into a plurality of portions. The wafer is selectively processed by localized heating of a first of the plurality of portions. The wafer is then repeatedly selectively processed by localized heating of a next of the plurality of portions until all plurality of portions have been selectively processed.

摘要翻译： 提出了一种形成装置的方法。 该方法包括提供具有活性表面并将晶片分成多个部分的晶片。 通过对多个部分中的第一部分的局部加热选择性地处理晶片。 然后通过对多个部分中的下一个的局部加热来重复地选择性地处理晶片，直到所有多个部分已被选择性地处理。

公开(公告)号：US08101487B2

公开(公告)日：2012-01-24

申请号：US12466391

申请日：2009-05-15

申请人： Dexter Xueming Tan ,  Benjamin Colombeau ,  Clark Kuang Kian Ong ,  Sai Hooi Yeong ,  Chee Mang Ng ,  Kin Leong Pey

发明人： Dexter Xueming Tan ,  Benjamin Colombeau ,  Clark Kuang Kian Ong ,  Sai Hooi Yeong ,  Chee Mang Ng ,  Kin Leong Pey

IPC分类号： H01L21/336 ,  H01L21/3205 ,  H01L21/4763

CPC分类号： H01L21/26506 ,  H01L21/26513 ,  H01L21/268 ,  H01L29/6653 ,  H01L29/66545 ,  H01L29/6656 ,  H01L29/6659 ,  H01L29/7833

摘要： A method for fabricating a semiconductor device is presented. The method includes providing a substrate and forming a gate stack over the substrate. A first laser processing to form vacancy rich regions within the substrate on opposing sides of the gate stack is performed. The vacancy rich regions have a first depth from a surface of the substrate. A first implant causing end of range defect regions to be formed on opposing sides of the gate stack at a second depth from the surface of the substrate is also carried out, wherein the first depth is proximate to the second depth.

摘要翻译： 提出了一种制造半导体器件的方法。 该方法包括提供衬底并在衬底上形成栅叠层。 执行在栅极堆叠的相对侧上在衬底内形成空位丰富区域的第一激光处理。 空位丰富区域具有从基板表面的第一深度。 还执行第一种植入物，其在基板的表面的第二深度处形成在栅堆叠的相对侧上形成范围缺陷区域的端部，其中第一深度接近第二深度。

公开(公告)号：US20120241710A1

公开(公告)日：2012-09-27

申请号：US13052864

申请日：2011-03-21

申请人： Wenhu Liu ,  Kin-Leong Pey ,  Nagarajan Raghavan ,  Chee Mang Ng

发明人： Wenhu Liu ,  Kin-Leong Pey ,  Nagarajan Raghavan ,  Chee Mang Ng

IPC分类号： H01L45/00 ,  H01L21/02

CPC分类号： H01L45/1253 ,  H01L27/2472 ,  H01L45/08 ,  H01L45/1233 ,  H01L45/145 ,  H01L45/16

摘要： Generally, the subject matter disclosed herein relates to the fabrication of an RRAM cell using CMOS compatible processes. A resistance random access memory device is disclosed which includes a semiconducting substrate, a top electrode, at least one metal silicide bottom electrode formed at least partially in the substrate, wherein at least a portion of the at least one bottom electrode is positioned below the top electrode, and at least one insulating layer positioned between the top electrode and at least a portion of the at least one bottom electrode. A method of making a resistance random access memory device is disclosed that includes forming an isolation structure in a semiconducting substrate to thereby define an enclosed area, performing at least one ion implantation process to implant dopant atoms into the substrate within the enclosed area, after performing the at least one ion implantation process, forming a layer of refractory metal above at least portions of the substrate, and performing at least one heat treatment process to form at least one metal silicide bottom electrode at least partially in the substrate, wherein at least a portion of the at least one bottom electrode is positioned below at least a portion of a top electrode of the device.

摘要翻译： 通常，本文公开的主题涉及使用CMOS兼容过程制造RRAM单元。 公开了一种电阻随机存取存储器件，其包括半导体衬底，顶部电极，至少部分地形成在衬底中的至少一个金属硅化物底部电极，其中至少一部分底部电极位于顶部 以及位于所述顶部电极和所述至少一个底部电极的至少一部分之间的至少一个绝缘层。 公开了一种制造电阻随机存取存储器件的方法，其包括在半导体衬底中形成隔离结构从而限定封闭区域，执行至少一个离子注入工艺以在封闭区域内将掺杂剂原子注入到衬底中，在执行 所述至少一个离子注入工艺，在所述衬底的至少部分上方形成难熔金属层，以及执行至少一个热处理工艺，以在所述衬底中至少部分地形成至少一个金属硅化物底电极，其中至少一个 所述至少一个底部电极的一部分位于所述装置的顶部电极的至少一部分的下方。

公开(公告)号：US08268733B2

公开(公告)日：2012-09-18

申请号：US12537268

申请日：2009-08-07

申请人： Dexter Tan ,  Chee Chong Lim ,  Sai Hooi Yeong ,  Chee Mang Ng

发明人： Dexter Tan ,  Chee Chong Lim ,  Sai Hooi Yeong ,  Chee Mang Ng

IPC分类号： H01L21/263

CPC分类号： F27B17/0025 ,  H01L21/2686 ,  H01L21/67115

摘要： A method of forming a device is presented. The method includes providing a wafer having an active surface and dividing the wafer into a plurality of portions. The wafer is selectively processed by localized heating of a first of the plurality of portions. The wafer is then repeatedly selectively processed by localized heating of a next of the plurality of portions until all plurality of portions have been selectively processed.

摘要翻译： 提出了一种形成装置的方法。 该方法包括提供具有活性表面并将晶片分成多个部分的晶片。 通过对多个部分中的第一部分的局部加热选择性地处理晶片。 然后通过对多个部分中的下一个的局部加热来重复地选择性地处理晶片，直到所有多个部分已被选择性地处理。

公开(公告)号：US20110048957A1

公开(公告)日：2011-03-03

申请号：US12584137

申请日：2009-09-01

申请人： Martina Damayanti ,  Thirumany Sritharan ,  Chee Mang Ng

发明人： Martina Damayanti ,  Thirumany Sritharan ,  Chee Mang Ng

IPC分类号： C25D5/54 ,  B05D3/02 ,  B32B9/00 ,  B32B15/01

CPC分类号： C23C14/5806 ,  B32B15/01 ,  C23C14/0688 ,  C25D5/48 ,  H01L21/76844 ,  H01L21/76846 ,  H01L21/76864 ,  H01L21/76867 ,  H01L21/76873 ,  H01L23/53238 ,  H01L2924/0002 ,  Y10T428/12875 ,  H01L2924/00

摘要： A structure and method for forming a relatively thin diffusion barrier/seed bilayer for copper metallization in an electronic device is disclosed. A single layer of an alloy is formed over a dielectric (and possibly the copper layer). The alloy includes a copper platable metal (e.g., ruthenium) and a nitride forming material (e.g., tungsten) and nitrogen. The alloy layer is annealed, and the alloy naturally segregates into two layers. The first layer is a barrier layer including the nitride forming material and nitrogen. The second layer is a seed layer including the copper platable metal.

摘要翻译： 公开了一种用于在电子设备中形成用于铜金属化的相对薄的扩散阻挡层/种子双层的结构和方法。 在电介质（可能是铜层）上形成单层合金。 合金包括可镀铜金属（例如钌）和氮化物形成材料（例如钨）和氮。 合金层退火，合金自然分离成两层。 第一层是包括氮化物形成材料和氮的阻挡层。 第二层是包括可镀铜金属的种子层。