公开(公告)号：US07787463B2

公开(公告)日：2010-08-31

申请号：US11407279

申请日：2006-04-20

申请人： Eric A. Baden

发明人： Eric A. Baden

IPC分类号： H04L12/28

CPC分类号： H04L49/90 ,  H04L45/7453 ,  H04L47/50 ,  H04L47/527 ,  H04L49/351 ,  H04L49/355 ,  H04L49/602 ,  H04L49/901 ,  H04L49/9078

摘要： An example network device includes a processor that is configured to apply specific fields from a packet to an associated memory device and comparing means for comparing input to the memory device with entries in the memory device. The example network device is configured to enable selection of bits, by the memory device, that are required to match exactly with bits from the input to the memory device. The specific fields include a plurality of fields some of which include multiple field values and definitions. An input bit map field of one of the plurality of fields is used to provide an additional global mask that is ANDed to associated masks in selected entries in the memory device thereby enabling the memory device to output an OR of the data in the selected entries and thereby allowing multiple ports to share a rule within a memory device entry.

摘要翻译： 示例性网络设备包括被配置为将特定字段从分组应用到相关联的存储器设备的处理器，以及用于将存储器设备的输入与存储器设备中的条目进行比较的比较装置。 示例网络设备被配置为使得能够选择由存储器设备选择与从输入到存储器设备的位精确匹配的位。 特定字段包括多个字段，其中一些字段包括多个字段值和定义。 使用多个字段之一的输入位图字段来提供附加全局掩码，该附加全局掩码与存储器件中所选条目中的关联掩码进行“与”运算，从而使存储器件能够输出所选条目中的数据的或， 从而允许多个端口在存储器设备条目内共享规则。

公开(公告)号：US07583588B2

公开(公告)日：2009-09-01

申请号：US11099530

申请日：2005-04-06

申请人： Michael J. Bowes ,  Eric A. Baden ,  John Jeffrey Dull ,  Curt McDowell

发明人： Michael J. Bowes ,  Eric A. Baden ,  John Jeffrey Dull ,  Curt McDowell

IPC分类号： H04L12/26 ,  G06F15/177

CPC分类号： H04L49/3072 ,  H04L49/201 ,  H04L49/3009 ,  H04L49/351 ,  H04L49/508

摘要： A network device for processing packets. The network devices includes a ingress module for performing lookups for layer 2 switching and performing operations for maintaining a layer 2 table. When the ingress module updates the layer 2 table, the ingress module records the operation performed on the layer 2 table in a modification buffer. Entries are added to the modification buffer when the layer 2 table is modified and in the order in which the layer 2 table was modified. The network device thus enables reconstruction of the layer 2 table by performing the operations in the modification buffer.

摘要翻译： 用于处理数据包的网络设备。 网络设备包括用于执行用于层2切换的查找并执行维护层2表的操作的入口模块。 当入口模块更新第2层表时，入口模块将修改缓冲区中的第2层表上执行的操作记录下来。 当修改第2层表时，按照修改第2层表的顺序将条目添加到修改缓冲区。 因此，通过执行修改缓冲器中的操作，网络设备能够重构第2层。

公开(公告)号：US08000324B2

公开(公告)日：2011-08-16

申请号：US11100537

申请日：2005-04-07

申请人： Anupam Anand ,  John Jeffrey Dull ,  Eric A. Baden ,  Michael J. Bowes

发明人： Anupam Anand ,  John Jeffrey Dull ,  Eric A. Baden ,  Michael J. Bowes

IPC分类号： H04L12/56

CPC分类号： H04L49/90

摘要： A network device for processing packets. The network device includes an ingress module for performing switching functions on an incoming packet. The network device also includes a memory management unit for storing packets and performing resource checks on each packet and an egress module for performing packet modification and transmitting the packet to an appropriate destination port. Each of the ingress module, memory management unit and egress module includes multiple cycles for processing instructions and each of the ingress module, memory management unit and egress module processes one packet every clock cycle.

摘要翻译： 用于处理数据包的网络设备。 网络设备包括用于对输入分组执行切换功能的入口模块。 网络设备还包括用于存储分组并对每个分组执行资源检查的存储器管理单元和用于执行分组修改并将分组发送到适当的目的地端口的出口模块。 入口模块，存储器管理单元和出口模块中的每一个包括用于处理指令的多个周期，并且入口模块，存储器管理单元和出口模块中的每一个每个时钟周期处理一个分组。

公开(公告)号：US07787471B2

公开(公告)日：2010-08-31

申请号：US10985033

申请日：2004-11-10

申请人： Eric A. Baden ,  Mohan Kalkunte ,  John J. Dull ,  Venkateshwar Buduma

发明人： Eric A. Baden ,  Mohan Kalkunte ,  John J. Dull ,  Venkateshwar Buduma

IPC分类号： H04L12/54

CPC分类号： H04L47/10 ,  H04L45/7453 ,  H04L47/20 ,  H04L47/2408 ,  H04L47/2441 ,  H04L47/2458 ,  H04L47/32 ,  H04L69/22

摘要： A method of handling a datagram in a network device is disclosed. The steps include receiving a datagram, with the datagram having multiple field values, at a port of a network device, parsing the received datagram to obtain the field values, applying the parsed field values to a Ternary Content Addressable Memory (TCAM), determining matches between the parsed field values and predetermined criteria in the TCAM, indexing into a policy table based on the determined matches to obtain an action entry and taking an action based on the obtained action entry.

摘要翻译： 公开了一种在网络设备中处理数据报的方法。 这些步骤包括在网络设备的端口处接收具有多个字段值的数据报的数据报，解析接收到的数据报以获得字段值，将解析的字段值应用于三元内容可寻址存储器（TCAM），确定匹配 在解析的字段值和TCAM中的预定标准之间，基于所确定的匹配来索引到策略表中，以获得动作条目并基于获得的动作条目采取动作。

公开(公告)号：US5640545A

公开(公告)日：1997-06-17

申请号：US434191

申请日：1995-05-03

申请人： Eric A. Baden ,  Brian A. Childers

发明人： Eric A. Baden ,  Brian A. Childers

IPC分类号： G09G5/393 ,  G06F15/00

CPC分类号： G09G5/393

摘要： An apparatus for transforming pixel data from a data bus into an expected format for storage in a frame buffer has a first multiplexor, a second multiplexor and a controller. The first multiplexor includes two data inputs coupled to the data bus so that the first data input provides pass-through of received data, and the second data input provides end-for-end byte swapping of bus data. Input selection is made by a byte-swap control signal. The second multiplexor includes an output and four data inputs. The output of the first multiplexor is coupled to each of the four inputs of the second multiplexor so as to provide for end-for-end byte swapping from two of the inputs, end-for-end word swapping from another one of the inputs, and end-for-end half-word swapping from a fourth input. The second multiplexor is responsive to a reorder control signal that alternatively selects one of the first, second, third and fourth inputs of the second multiplexor to be gated to the output of the second multiplexor. The controller generates the byte swap control signal and the reorder control signal. Generation of the byte swap control signal is based on an endian-ness characteristic of the data bus. Generation of the reorder control signal is based on a pixel depth of pixel data on the data bus and is based further on a pixel endian-ness type of pixel data on the data bus.

摘要翻译： 用于将来自数据总线的像素数据变换为用于存储在帧缓冲器中的预期格式的装置具有第一多路复用器，第二多路复用器和控制器。 第一多路复用器包括耦合到数据总线的两个数据输入，使得第一数据输入提供接收数据的通过，第二数据输入提供总线数据的端到端字节交换。 输入选择由字节交换控制信号进行。 第二多路复用器包括输出和四个数据输入。 第一多路复用器的输出耦合到第二多路复用器的四个输入中的每一个，以便提供来自两个输入端的端到端字节交换，从另一个输入端进行端对端交换， 以及从第四个输入端到端的半字交换。 第二多路复用器响应重排序控制信号，该信号替代地选择第二多路复用器的第一，第二，第三和第四输入中的一个输入到第二多路复用器的输出。 控制器产生字节交换控制信号和重排序控制信号。 字节交换控制信号的产生基于数据总线的端头特性。 重新排序控制信号的生成基于数据总线上的像素数据的像素深度，并且还基于数据总线上的像素数据类型的像素数据。

公开(公告)号：US07986616B2

公开(公告)日：2011-07-26

申请号：US12535739

申请日：2009-08-05

申请人： Michael J. Bowes ,  Eric A. Baden ,  John J. Dull ,  Curt McDowell

发明人： Michael J. Bowes ,  Eric A. Baden ,  John J. Dull ,  Curt McDowell

IPC分类号： H04L12/26 ,  G06F15/177 ,  G06F7/00

CPC分类号： H04L49/3072 ,  H04L49/201 ,  H04L49/3009 ,  H04L49/351 ,  H04L49/508

摘要： A network device for processing packets. The network devices includes a ingress module for performing lookups for layer 2 switching and performing operations for maintaining a layer 2 table. When the ingress module updates the layer 2 table, the ingress module records the operation performed on the layer 2 table in a modification buffer. Entries are added to the modification buffer when the layer 2 table is modified and in the order in which the layer 2 table was modified. The network device thus enables reconstruction of the layer 2 table by performing the operations in the modification buffer.

摘要翻译： 用于处理数据包的网络设备。 网络设备包括用于执行用于层2切换的查找并执行维护层2表的操作的入口模块。 当入口模块更新第2层表时，入口模块将修改缓冲区中的第2层表上执行的操作记录下来。 当修改第2层表时，按照修改第2层表的顺序将条目添加到修改缓冲区。 因此，通过执行修改缓冲器中的操作，网络设备能够重构第2层。

公开(公告)号：US20100195645A1

公开(公告)日：2010-08-05

申请号：US12535739

申请日：2009-08-05

申请人： Michael J. Bowes ,  Eric A. Baden ,  John Jeffrey Dull ,  Curt McDowell

发明人： Michael J. Bowes ,  Eric A. Baden ,  John Jeffrey Dull ,  Curt McDowell

IPC分类号： H04L12/56

CPC分类号： H04L49/3072 ,  H04L49/201 ,  H04L49/3009 ,  H04L49/351 ,  H04L49/508

摘要： A network device for processing packets. The network devices includes a ingress module for performing lookups for layer 2 switching and performing operations for maintaining a layer 2 table. When the ingress module updates the layer 2 table, the ingress module records the operation performed on the layer 2 table in a modification buffer. Entries are added to the modification buffer when the layer 2 table is modified and in the order in which the layer 2 table was modified. The network device thus enables reconstruction of the layer 2 table by performing the operations in the modification buffer.

摘要翻译： 用于处理数据包的网络设备。 网络设备包括用于执行用于层2切换的查找并执行维护层2表的操作的入口模块。 当入口模块更新第2层表时，入口模块将修改缓冲区中的第2层表上执行的操作记录下来。 当修改第2层表时，按照修改第2层表的顺序将条目添加到修改缓冲区。 因此，通过执行修改缓冲器中的操作，网络设备能够重构第2层。

公开(公告)号：US07554984B2

公开(公告)日：2009-06-30

申请号：US11289371

申请日：2005-11-30

申请人： Mohan Kalkunte ,  Eric A. Baden

发明人： Mohan Kalkunte ,  Eric A. Baden

IPC分类号： H04L12/28

CPC分类号： H04L49/602 ,  H04L49/103 ,  H04L49/25 ,  H04L49/254 ,  H04L49/352

摘要： A network device for processing packets. The network device includes applying specific fields from a packet to an associated memory device and comparing means for comparing input to the memory device with entries in the memory device. The network device also includes enabling means for enabling selection of bits, by the memory device, that are required to match exactly with bits from the input to the memory device. The network device further includes outputting means for outputting an address for a matched entry by the memory device and applying means for applying a match from the memory device to an associated entry in a table for applying actions from the table that are associated with the match to the packet.

摘要翻译： 用于处理数据包的网络设备。 网络设备包括将特定字段从分组应用到相关联的存储器设备，以及比较装置，用于将存储器设备的输入与存储器设备中的条目进行比较。 网络设备还包括启用装置，用于允许由存储器设备选择与从输入到存储器设备的位精确匹配的位。 网络设备还包括输出装置，用于输出由存储器装置匹配的条目的地址和应用装置，用于将来自存储器装置的匹配应用于表中的相关条目，用于从与表匹配的表中应用动作 包。

公开(公告)号：US5793996A

公开(公告)日：1998-08-11

申请号：US434196

申请日：1995-05-03

申请人： Brian A. Childers ,  Eric A. Baden

发明人： Brian A. Childers ,  Eric A. Baden

IPC分类号： G06F13/40 ,  H01J13/00

CPC分类号： G06F13/4027

摘要： In a computer system an apparatus interconnects a first bus, a second bus and a frame buffer, wherein the first bus and the second bus are of incompatible bus architecture types. For example the first bus may be a loosely coupled bus having split-bus transaction capability, such as the ARBus, and the second bus may be a tightly ordered bus, such as the PCI local bus. The apparatus includes bridge hardware for converting access requests from the first bus into suitable requests for the second bus. Data paths within the apparatus allow data to be routed from one bus to another. The apparatus further includes a frame buffer controller that is accessible from either of the first or second buses for performing read or write operations from/to the frame buffer. Data path logic allows data to be routed from any of the first bus, second bus and frame buffer to any other one of these three locations. In a preferred embodiment, the data paths are fabricated on a first integrated circuit, and all of control logic is fabricated on a second integrated circuit. The partitioning of hardware in this manner allows for an efficient interface to be provided between the two chips.

摘要翻译： 在计算机系统中，设备将第一总线，第二总线和帧缓冲器互连，其中第一总线和第二总线是不兼容的总线架构类型。 例如，第一总线可以是具有分流总线事务能力的松散耦合总线，例如ARBus，并且第二总线可以是紧密有序的总线，例如PCI本地总线。 该装置包括用于将来自第一总线的访问请求转换成对第二总线的适当请求的桥接硬件。 设备内的数据路径允许数据从一条总线路由到另一条总线。 该装置还包括帧缓冲器控制器，该帧缓冲器控制器可从第一或第二总线中的一个访问，用于从帧缓冲器执行读取或写入操作。 数据路径逻辑允许将数据从第一总线，第二总线和帧缓冲器中的任何一个路由到这三个位置中的任何一个。 在优选实施例中，数据路径在第一集成电路上制造，并且所有控制逻辑都在第二集成电路上制造。 以这种方式分配硬件允许在两个芯片之间提供有效的接口。

公开(公告)号：US5504913A

公开(公告)日：1996-04-02

申请号：US883314

申请日：1992-05-14

申请人： Eric A. Baden

发明人： Eric A. Baden

IPC分类号： G06F5/10 ,  G06F5/00 ,  G06F5/01

CPC分类号： G06F5/10

摘要： The present invention reduces the overhead commonly associated with computer queues by not requiring direct addressing of each location in the queue and by not requiring specialized underflow logic. Furthermore, reads and writes to the computer queue of the present invention can be asynchronous. Lastly, the computer queue of the present invention requires less circuitry and is thus physically smaller, requires less power to operate and can operate more quickly than can queues of the prior art.

摘要翻译： 本发明通过不需要对队列中的每个位置的直接寻址并且不需要专门的下溢逻辑来减少通常与计算机队列相关联的开销。 此外，对本发明的计算机队列的读取和写入可以是异步的。 最后，本发明的计算机队列需要更少的电路，因此物理上更小，需要更少的操作功率并且可以比现有技术的队列更快地操作。