公开(公告)号：US20130013905A1

公开(公告)日：2013-01-10

申请号：US13178338

申请日：2011-07-07

申请人： James P. Held ,  Scott H. Robinson ,  Vincent J. Zimmer

发明人： James P. Held ,  Scott H. Robinson ,  Vincent J. Zimmer

IPC分类号： G06F9/00

CPC分类号： G06F21/575 ,  G06F9/4401 ,  G06F21/64

摘要： A system and method for BIOS flash attack protection and notification. A processor initialization module, including initialization firmware verification module may be configured to execute first in response to a power on and/or reset and to verify initialization firmware stored in non-volatile memory in a processor package. The initialization firmware is configured to verify the BIOS. If the verification of the initialization firmware and/or the BIOS fails, the system is configured to select at least one of a plurality of responses including, but not limited to, preventing the BIOS from executing, initiating recovery, reporting the verification failure, halting, shutting down and/or allowing the BIOS to execute and an operating system (OS) to boot in a limited functionality mode.

摘要翻译： 用于BIOS闪存防护和通知的系统和方法。 包括初始化固件验证模块的处理器初始化模块可以被配置为响应于电源接通和/或复位而首先执行并且验证处理器封装中存储在非易失性存储器中的初始化固件。 初始化固件配置为验证BIOS。 如果初始化固件和/或BIOS的验证失败，则系统被配置为选择多个响应中的至少一个，包括但不限于防止BIOS执行，启动恢复，报告验证失败，停止 ，关闭和/或允许BIOS执行，以及操作系统（OS）以有限的功能模式进行引导。

公开(公告)号：US20110072234A1

公开(公告)日：2011-03-24

申请号：US12562477

申请日：2009-09-18

申请人： Gautham N. Chinya ,  Hong Wang ,  Deepak A. Mathaikutty ,  Jamison D. Collins ,  Ethan Schuchman ,  James P. Held ,  Ajay V. Bhatt ,  Prashant Sethi ,  Stephen F. Whalley

发明人： Gautham N. Chinya ,  Hong Wang ,  Deepak A. Mathaikutty ,  Jamison D. Collins ,  Ethan Schuchman ,  James P. Held ,  Ajay V. Bhatt ,  Prashant Sethi ,  Stephen F. Whalley

IPC分类号： G06F12/10 ,  G06F12/00

CPC分类号： G06F12/1036 ,  G06F12/1027 ,  G06F12/121 ,  G06F2212/254

摘要： In one embodiment, the present invention includes a memory management unit (MMU) having entries to store virtual address to physical address translations, where each entry includes a location indicator to indicate whether a memory location for the corresponding entry is present in a local or remote memory. In this way, a common virtual memory space can be shared between the two memories, which may be separated by one or more non-coherent links. Other embodiments are described and claimed.

摘要翻译： 在一个实施例中，本发明包括具有存储虚拟地址到物理地址转换的条目的存储器管理单元（MMU），其中每个条目包括位置指示符，以指示相应条目的存储器位置是否存在于本地或远程 记忆。 以这种方式，可以在两个存储器之间共享公共虚拟存储器空间，这两个存储器可以由一个或多个非相干链路分隔。 描述和要求保护其他实施例。

公开(公告)号：US07827551B2

公开(公告)日：2010-11-02

申请号：US11231697

申请日：2005-09-21

申请人： Yoram Kulbak ,  Doron Shamia ,  Jimmy Scott Raynor ,  James P. Held ,  Ron Gabor

发明人： Yoram Kulbak ,  Doron Shamia ,  Jimmy Scott Raynor ,  James P. Held ,  Ron Gabor

IPC分类号： G06F9/46 ,  H04L9/32

CPC分类号： G06F9/4843

摘要： An embodiment of the present invention is a technique to provide a real-time threading service to an application in a multi-core environment. An executive is launched, within a most privilege level of an operating system (OS), on a real-time core in the multi-core environment. The real-time core is sequestered from the OS. A real-time thread is created in a least privilege level on the real-time core for an application using a library. The library is loaded by the application. The real-time thread shares a virtual address space with the application.

摘要翻译： 本发明的实施例是一种向多核环境中的应用提供实时线程服务的技术。 在多核环境中的实时核心上，一个执行者在操作系统（OS）的最高级别内启动。 实时核心是从操作系统中隔离出来的。 在使用库的应用程序的实时内核的最小权限级别中创建实时线程。 该库由应用程序加载。 实时线程与应用程序共享虚拟地址空间。

公开(公告)号：US09189230B2

公开(公告)日：2015-11-17

申请号：US10816103

申请日：2004-03-31

申请人： Edward T. Grochowski ,  Hong Wang ,  John P. Shen ,  Perry H. Wang ,  Jamison D. Collins ,  James P. Held ,  Partha Kundu ,  Raya Leviathan ,  Tin-Fook Ngai

发明人： Edward T. Grochowski ,  Hong Wang ,  John P. Shen ,  Perry H. Wang ,  Jamison D. Collins ,  James P. Held ,  Partha Kundu ,  Raya Leviathan ,  Tin-Fook Ngai

IPC分类号： G06F9/30 ,  G06F9/38

CPC分类号： G06F9/30003 ,  G06F9/30087 ,  G06F9/3009 ,  G06F9/30101 ,  G06F9/3013 ,  G06F9/384 ,  G06F9/3851

摘要： A method and system to provide user-level multithreading are disclosed. The method according to the present techniques comprises receiving programming instructions to execute one or more shared resource threads (shreds) via an instruction set architecture (ISA). One or more instruction pointers are configured via the ISA; and the one or more shreds are executed simultaneously with a microprocessor, wherein the microprocessor includes multiple instruction sequencers.

摘要翻译： 公开了提供用户级多线程的方法和系统。 根据本技术的方法包括接收经由指令集架构（ISA）执行一个或多个共享资源线程（碎片）的编程指令。 一个或多个指令指针通过ISA配置; 并且一个或多个碎片与微处理器同时执行，其中微处理器包括多个指令定序器。

公开(公告)号：US08914618B2

公开(公告)日：2014-12-16

申请号：US11321779

申请日：2005-12-29

申请人： Hong Wang ,  John Shen ,  Hong Jiang ,  Richard Hankins ,  Per Hammarlund ,  Dion Rodgers ,  Gautham Chinya ,  Baiju Patel ,  Shiv Kaushik ,  Bryant Bigbee ,  Gad Sheaffer ,  Yoav Talgam ,  Yuval Yosef ,  James P. Held

发明人： Hong Wang ,  John Shen ,  Hong Jiang ,  Richard Hankins ,  Per Hammarlund ,  Dion Rodgers ,  Gautham Chinya ,  Baiju Patel ,  Shiv Kaushik ,  Bryant Bigbee ,  Gad Sheaffer ,  Yoav Talgam ,  Yuval Yosef ,  James P. Held

IPC分类号： G06F9/30 ,  G06F15/76 ,  G06F9/38

CPC分类号： G06F9/30145 ,  G06F9/30 ,  G06F9/30181 ,  G06F9/3877 ,  G06F9/3879 ,  G06T1/20

摘要： In one embodiment, the present invention includes a method for directly communicating between an accelerator and an instruction sequencer coupled thereto, where the accelerator is a heterogeneous resource with respect to the instruction sequencer. An interface may be used to provide the communication between these resources. Via such a communication mechanism a user-level application may directly communicate with the accelerator without operating system support. Further, the instruction sequencer and the accelerator may perform operations in parallel. Other embodiments are described and claimed.

摘要翻译： 在一个实施例中，本发明包括一种用于在加速器和与其耦合的指令定序器之间直接通信的方法，其中加速器相对于指令定序器是异质资源。 可以使用接口来提供这些资源之间的通信。 通过这种通信机制，用户级应用可以直接与加速器进行通信，而无需操作系统支持。 此外，指令定序器和加速器可以并行地执行操作。 描述和要求保护其他实施例。

公开(公告)号：US08719547B2

公开(公告)日：2014-05-06

申请号：US12562477

申请日：2009-09-18

申请人： Gautham N. Chinya ,  Hong Wang ,  Deepak A. Mathaikutty ,  Jamison D. Collins ,  Ethan Schuchman ,  James P. Held ,  Ajay V. Bhatt ,  Prashant Sethi ,  Stephen F. Whalley

发明人： Gautham N. Chinya ,  Hong Wang ,  Deepak A. Mathaikutty ,  Jamison D. Collins ,  Ethan Schuchman ,  James P. Held ,  Ajay V. Bhatt ,  Prashant Sethi ,  Stephen F. Whalley

IPC分类号： G06F12/10

CPC分类号： G06F12/1036 ,  G06F12/1027 ,  G06F12/121 ,  G06F2212/254

摘要： In one embodiment, the present invention includes a memory management unit (MMU) having entries to store virtual address to physical address translations, where each entry includes a location indicator to indicate whether a memory location for the corresponding entry is present in a local or remote memory. In this way, a common virtual memory space can be shared between the two memories, which may be separated by one or more non-coherent links. Other embodiments are described and claimed.

摘要翻译： 在一个实施例中，本发明包括具有存储虚拟地址到物理地址转换的条目的存储器管理单元（MMU），其中每个条目包括位置指示符，以指示相应条目的存储器位置是否存在于本地或远程 记忆。 以这种方式，可以在两个存储器之间共享公共虚拟存储器空间，这两个存储器可以由一个或多个非相干链路分隔。 描述和要求保护其他实施例。

公开(公告)号：US20130205122A1

公开(公告)日：2013-08-08

申请号：US13791298

申请日：2013-03-08

申请人： Hong WANG ,  John SHEN ,  Hong JIANG ,  Richard HANKINS ,  Per HAMMARLUND ,  Dion RODGERS ,  Gautham CHINYA ,  Baiju PATEL ,  Shiv KAUSHIK ,  Bryant BIGBEE ,  Gad SHEAFFER ,  Yoav Talgam ,  Yuval YOSEF ,  James P. HELD

发明人： Hong WANG ,  John SHEN ,  Hong JIANG ,  Richard HANKINS ,  Per HAMMARLUND ,  Dion RODGERS ,  Gautham CHINYA ,  Baiju PATEL ,  Shiv KAUSHIK ,  Bryant BIGBEE ,  Gad SHEAFFER ,  Yoav Talgam ,  Yuval YOSEF ,  James P. HELD

IPC分类号： G06F9/30

CPC分类号： G06F9/30145 ,  G06F9/30 ,  G06F9/30181 ,  G06F9/3877 ,  G06F9/3879 ,  G06T1/20

摘要： In one embodiment, the present invention includes a method for directly communicating between an accelerator and an instruction sequencer coupled thereto, where the accelerator is a heterogeneous resource with respect to the instruction sequencer. An interface may be used to provide the communication between these resources. Via such a communication mechanism a user-level application may directly communicate with the accelerator without operating system support. Further, the instruction sequencer and the accelerator may perform operations in parallel. Other embodiments are described and claimed.

摘要翻译： 在一个实施例中，本发明包括一种用于在加速器和与其耦合的指令定序器之间直接通信的方法，其中加速器相对于指令定序器是异质资源。 可以使用接口来提供这些资源之间的通信。 通过这种通信机制，用户级应用可以直接与加速器进行通信，而无需操作系统支持。 此外，指令定序器和加速器可以并行地执行操作。 描述和要求保护其他实施例。

公开(公告)号：US20080091917A1

公开(公告)日：2008-04-17

申请号：US11546710

申请日：2006-10-11

申请人： Martin G. Dixon ,  Scott D. Rodgers ,  James P. Held ,  Bill Alexander ,  Larry O. Smith ,  Scott H. Robinson ,  Sham M. Datta

发明人： Martin G. Dixon ,  Scott D. Rodgers ,  James P. Held ,  Bill Alexander ,  Larry O. Smith ,  Scott H. Robinson ,  Sham M. Datta

IPC分类号： G06F15/76

CPC分类号： G06F21/79 ,  G06F12/1441 ,  G06F2221/2141

摘要： In an embodiment, memory access requests for information stored within a system memory pass through an integrated circuit. The system memory may include a micro-architectural memory region to store instructions and/or data, where the micro-architectural memory region is to be exclusively accessible by a micro-architectural agent The integrated circuit may include memory access director to direct memory access requests to the micro-architectural memory region if the memory access director determines that the memory access request includes a location within the at least one micro-architectural memory region and the micro-architectural agent is operating in a micro-architectural memory region access mode.

摘要翻译： 在一个实施例中，存储在系统存储器内的信息的存储器访问请求通过集成电路。 系统存储器可以包括用于存储指令和/或数据的微架构存储器区域，其中微架构存储器区域将被微架构代理程序唯一地访问。集成电路可以包括存储器访问控制器以引导存储器访问请求 如果存储器访问指导者确定存储器访问请求包括至少一个微架构存储器区域内的位置，并且微架构代理程序在微架构存储器区域访问模式下操作，则向微架构存储器区域发送。

公开(公告)号：US5768607A

公开(公告)日：1998-06-16

申请号：US640345

申请日：1996-04-30

申请人： Paul C. Drews ,  James P. Held ,  Dan Kogan ,  James A. Larson

发明人： Paul C. Drews ,  James P. Held ,  Dan Kogan ,  James A. Larson

IPC分类号： G06F3/033 ,  G06F3/048 ,  G06F17/24 ,  G06F17/00

CPC分类号： G06F17/241 ,  G06F3/0481 ,  G06F2203/04804

摘要： A method and apparatus creates and plays objects and sound synchronously after eliminating the silent segments of the sound. The method inserts sequence marks into the object and sound data, deletes silent segments of the sound data including the sequence marks that reside in the silent segments, and re-inserts the last deleted sequence mark back into the sound data. In so doing, the system detects the silent segments of the recorded sound stream data and deletes the silent portions from the recorded data. Upon replay of an object and its associated sound, any drawing done during the silent segments are played at the computer's full graphics drawing speed, only slowing down to real-time again when more sounds are encountered. Thus, the system plays "fast while silent" and slows to real-time when sounds are played. This saves the space required to stored the recorded sound, and the user does not have to wait through the silent periods.

摘要翻译： 一种方法和装置在消除声音的无声段之后同步地创建和播放对象和声音。 该方法将序列标记插入对象和声音数据，删除声音数据的静音段，包括驻留在静音段中的序列标记，并将最后删除的序列标记重新插入到声音数据中。 在这样做时，系统检测记录的声音流数据的静音段，并从记录的数据中删除无声部分。 在重放对象及其相关联的声音时，在静音段中完成的任何绘图都将以计算机的完整图形绘制速度播放，仅在遇到更多声音时再次减慢实时。 因此，系统播放“快速而无声”，并且在播放声音时实时减慢。 这节省了存储录音的空间所需的空间，用户不必等待静音期。

公开(公告)号：US09015455B2

公开(公告)日：2015-04-21

申请号：US13178338

申请日：2011-07-07

申请人： James P. Held ,  Scott H. Robinson ,  Vincent J. Zimmer

发明人： James P. Held ,  Scott H. Robinson ,  Vincent J. Zimmer

IPC分类号： G06F9/00 ,  G06F21/57 ,  G06F9/44

CPC分类号： G06F21/575 ,  G06F9/4401 ,  G06F21/64

摘要： A system and method for BIOS flash attack protection and notification. A processor initialization module, including initialization firmware verification module may be configured to execute first in response to a power on and/or reset and to verify initialization firmware stored in non-volatile memory in a processor package. The initialization firmware is configured to verify the BIOS. If the verification of the initialization firmware and/or the BIOS fails, the system is configured to select at least one of a plurality of responses including, but not limited to, preventing the BIOS from executing, initiating recovery, reporting the verification failure, halting, shutting down and/or allowing the BIOS to execute and an operating system (OS) to boot in a limited functionality mode.

摘要翻译： 用于BIOS闪存防护和通知的系统和方法。 包括初始化固件验证模块的处理器初始化模块可以被配置为响应于电源接通和/或复位而首先执行并且验证处理器封装中存储在非易失性存储器中的初始化固件。 初始化固件配置为验证BIOS。 如果初始化固件和/或BIOS的验证失败，则系统被配置为选择多个响应中的至少一个，包括但不限于防止BIOS执行，启动恢复，报告验证失败，停止 ，关闭和/或允许BIOS执行，以及操作系统（OS）以有限的功能模式进行引导。