利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

9 条记录 (耗时 0.014 秒)

    Al-doped charge trap layer, non-volatile memory device and methods of fabricating the same
    1.
    发明申请
    Al-doped charge trap layer, non-volatile memory device and methods of fabricating the same 有权
    Al掺杂电荷陷阱层，非易失性存储器件及其制造方法

    公开(公告)号：US20080150010A1

    公开(公告)日：2008-06-26

    申请号：US11892849

    申请日：2007-08-28

    申请人： Eun-ha Lee ,  Hion-suck Baik ,  Kwang-soo Seol ,  Sang-jin Park ,  Jong-bong Park ,  Min-ho Yang

    发明人： Eun-ha Lee ,  Hion-suck Baik ,  Kwang-soo Seol ,  Sang-jin Park ,  Jong-bong Park ,  Min-ho Yang

    IPC分类号： H01L29/792 ,  B32B5/16 ,  H01L21/31 ,  H01L21/336

    CPC分类号： H01L29/42332 ,  Y10T428/259

    摘要： Provided is an aluminum (Al) doped charge trap layer, a non-volatile memory device and methods of fabricating the same. The charge trap layer may include a plurality of silicon nano dots that trap charges and a silicon oxide layer that covers the silicon nano dots, wherein the charge trap layer is doped with aluminum (Al). The non-volatile memory device may include a substrate including a source and a drain on separate regions of the substrate, a tunneling film on the substrate contacting the source and the drain, the charge trap layer according to example embodiments, a blocking film on the charge trap layer, and a gate electrode on the blocking film.

    摘要翻译： 提供了铝（Al）掺杂的电荷阱层，非易失性存储器件及其制造方法。 电荷陷阱层可以包括捕获电荷的多个硅纳米点和覆盖硅纳米点的氧化硅层，其中电荷陷阱层掺杂有铝（Al）。 非挥发性存储器件可以包括衬底，该衬底包括在衬底的分离区域上的源极和漏极，在衬底上接触源极和漏极的隧道膜，根据示例性实施例的电荷陷阱层， 电荷陷阱层和阻挡膜上的栅电极。

    Al-doped charge trap layer and non-volatile memory device including the same
    2.
    发明授权
    Al-doped charge trap layer and non-volatile memory device including the same 有权
    Al掺杂电荷陷阱层和包括其的非易失性存储器件

    公开(公告)号：US08053366B2

    公开(公告)日：2011-11-08

    申请号：US12923378

    申请日：2010-09-17

    申请人： Eun-ha Lee ,  Hlon-suck Baik ,  Kwang-soo Seol ,  Sang-jin Park ,  Jong-bong Park ,  Min-ho Yang

    发明人： Eun-ha Lee ,  Hlon-suck Baik ,  Kwang-soo Seol ,  Sang-jin Park ,  Jong-bong Park ,  Min-ho Yang

    IPC分类号： H01L21/336 ,  H01L21/44

    CPC分类号： H01L29/42332 ,  Y10T428/259

    摘要： Provided is an aluminum (Al) doped charge trap layer, a non-volatile memory device and methods of fabricating the same. The charge trap layer may include a plurality of silicon nano dots that trap charges and a silicon oxide layer that covers the silicon nano dots, wherein the charge trap layer is doped with aluminum (Al). The non-volatile memory device may include a substrate including a source and a drain on separate regions of the substrate, a tunneling film on the substrate contacting the source and the drain, the charge trap layer according to example embodiments, a blocking film on the charge trap layer, and a gate electrode on the blocking film.

    摘要翻译： 提供了铝（Al）掺杂的电荷阱层，非易失性存储器件及其制造方法。 电荷陷阱层可以包括捕获电荷的多个硅纳米点和覆盖硅纳米点的氧化硅层，其中电荷陷阱层掺杂有铝（Al）。 非挥发性存储器件可以包括衬底，该衬底包括在衬底的分离区域上的源极和漏极，在衬底上接触源极和漏极的隧道膜，根据示例性实施例的电荷陷阱层， 电荷陷阱层和阻挡膜上的栅电极。

    Al-doped charge trap layer, non-volatile memory device and methods of fabricating the same
    3.
    发明申请
    Al-doped charge trap layer, non-volatile memory device and methods of fabricating the same 有权
    Al掺杂电荷陷阱层，非易失性存储器件及其制造方法

    公开(公告)号：US20110006358A1

    公开(公告)日：2011-01-13

    申请号：US12923378

    申请日：2010-09-17

    申请人： Eun-ha Lee ,  Hlon-suck Baik ,  Kwang-soo Seol ,  Sang-jin Park ,  Jong-bong Park ,  Min-ho Yang

    发明人： Eun-ha Lee ,  Hlon-suck Baik ,  Kwang-soo Seol ,  Sang-jin Park ,  Jong-bong Park ,  Min-ho Yang

    IPC分类号： H01L29/792

    CPC分类号： H01L29/42332 ,  Y10T428/259

    摘要： Provided is an aluminum (Al) doped charge trap layer, a non-volatile memory device and methods of fabricating the same. The charge trap layer may include a plurality of silicon nano dots that trap charges and a silicon oxide layer that covers the silicon nano dots, wherein the charge trap layer is doped with aluminum (Al). The non-volatile memory device may include a substrate including a source and a drain on separate regions of the substrate, a tunneling film on the substrate contacting the source and the drain, the charge trap layer according to example embodiments, a blocking film on the charge trap layer, and a gate electrode on the blocking film.

    摘要翻译： 提供了铝（Al）掺杂的电荷阱层，非易失性存储器件及其制造方法。 电荷陷阱层可以包括捕获电荷的多个硅纳米点和覆盖硅纳米点的氧化硅层，其中电荷陷阱层掺杂有铝（Al）。 非挥发性存储器件可以包括衬底，该衬底包括在衬底的分离区域上的源极和漏极，在衬底上接触源极和漏极的隧道膜，根据示例性实施例的电荷陷阱层， 电荷陷阱层和阻挡膜上的栅电极。

    Substrate for growing Pendeo epitaxy and method of forming the same
    4.
    发明申请
    Substrate for growing Pendeo epitaxy and method of forming the same 有权
    用于生长Pendeo外延的底物及其形成方法

    公开(公告)号：US20070190755A1

    公开(公告)日：2007-08-16

    申请号：US11650981

    申请日：2007-01-09

    申请人： Ho-sun Paek ,  Tae-hoon Jang ,  Youn-Joon Sung ,  Tan Sakong ,  Min-ho Yang

    发明人： Ho-sun Paek ,  Tae-hoon Jang ,  Youn-Joon Sung ,  Tan Sakong ,  Min-ho Yang

    IPC分类号： H01L21/20

    CPC分类号： C30B7/005 ,  C30B29/403 ,  H01L21/0237 ,  H01L21/0254 ,  H01L21/02639 ,  H01L21/0265

    摘要： A Pendeo-epitaxy growth substrate and a method of manufacturing the same are provided. The Pendeo-epitaxy growth substrate includes a substrate, a plurality of pattern areas formed on the substrate in a first direction for Pendeo-epitaxy growth, and at least one solution blocking layer contacting the plurality of pattern areas and formed on the substrate in a second direction, thereby preventing contamination of a semiconductor device due to air gaps and reducing the percentage defects of the semiconductor device during a Pendeo-epitaxy growth process.

    摘要翻译： 提供了一种外延生长衬底及其制造方法。 骨架外延生长衬底包括衬底，在第一方向上形成在衬底上的用于Pendeo-外延生长的多个图案区域，以及至少一个溶液阻挡层，其与多个图案区域接触并在第二个衬底上形成 从而防止由于空气间隙而导致的半导体器件的污染，并且在Pendeo-外延生长工艺期间减少半导体器件的缺陷百分比。

    Al-doped charge trap layer, non-volatile memory device and methods of fabricating the same
    5.
    发明授权
    Al-doped charge trap layer, non-volatile memory device and methods of fabricating the same 有权
    Al掺杂电荷陷阱层，非易失性存储器件及其制造方法

    公开(公告)号：US07838422B2

    公开(公告)日：2010-11-23

    申请号：US11892849

    申请日：2007-08-28

    申请人： Eun-ha Lee ,  Hion-suck Baik ,  Kwang-soo Seol ,  Sang-jin Park ,  Jong-bong Park ,  Min-ho Yang

    发明人： Eun-ha Lee ,  Hion-suck Baik ,  Kwang-soo Seol ,  Sang-jin Park ,  Jong-bong Park ,  Min-ho Yang

    IPC分类号： H01L21/44

    CPC分类号： H01L29/42332 ,  Y10T428/259

    摘要： Provided is an aluminum (Al) doped charge trap layer, a non-volatile memory device and methods of fabricating the same. The charge trap layer may include a plurality of silicon nano dots that trap charges and a silicon oxide layer that covers the silicon nano dots, wherein the charge trap layer is doped with aluminum (Al). The non-volatile memory device may include a substrate including a source and a drain on separate regions of the substrate, a tunneling film on the substrate contacting the source and the drain, the charge trap layer according to example embodiments, a blocking film on the charge trap layer, and a gate electrode on the blocking film.

    摘要翻译： 提供了铝（Al）掺杂的电荷阱层，非易失性存储器件及其制造方法。 电荷陷阱层可以包括捕获电荷的多个硅纳米点和覆盖硅纳米点的氧化硅层，其中电荷陷阱层掺杂有铝（Al）。 非挥发性存储器件可以包括衬底，该衬底包括在衬底的分离区域上的源极和漏极，在衬底上接触源极和漏极的隧道膜，根据示例性实施例的电荷陷阱层， 电荷陷阱层和阻挡膜上的栅电极。

    SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURING THE SAME
    6.
    发明申请
    SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURING THE SAME 审中-公开
    半导体器件及其制造方法

    公开(公告)号：US20070152283A1

    公开(公告)日：2007-07-05

    申请号：US11551994

    申请日：2006-10-23

    申请人： Hion-suck BAIK ,  Eun-ha LEE ,  Hyung-suk JUNG ,  Sung-kee HAN ,  Min-ho YANG

    发明人： Hion-suck BAIK ,  Eun-ha LEE ,  Hyung-suk JUNG ,  Sung-kee HAN ,  Min-ho YANG

    IPC分类号： H01L29/94 ,  H01L21/3205

    CPC分类号： H01L21/28556 ,  H01L21/28088 ,  H01L29/4966 ,  H01L29/517 ,  H01L29/6659 ,  H01L29/7833

    摘要： A semiconductor device and a manufacturing method thereof for preventing gate electrode degradation and gate current leakage. The semiconductor device includes a gate insulating layer including an H-k (high dielectric) material on a semiconductor substrate, a barrier metal layer including a metal alloy on the gate insulating layer, and a gate electrode layer formed on the barrier metal layer. Illustratively, the barrier metal layer includes at least one of TaAlN (tantalum aluminum nitride) or TiAlN (titanium aluminum nitride). The barrier metal layer can include an oxidation-resistant material so that oxidation of the barrier metal layer is prevented during a subsequent annealing of the semiconductor device in an oxygen atmosphere. Thus, degradation of a gate electrode is prevented, and gate current leakage due to degradation of the gate electrode is prevented.

    摘要翻译： 一种用于防止栅电极劣化和栅极电流泄漏的半导体器件及其制造方法。 半导体器件包括在半导体衬底上包括H-k（高电介质）材料的栅极绝缘层，在栅极绝缘层上包括金属合金的阻挡金属层和形成在阻挡金属层上的栅电极层。 说明性地，阻挡金属层包括TaAlN（氮化钽）或TiAlN（氮化铝）中的至少一种。 阻挡金属层可以包括抗氧化材料，从而在半导体器件在氧气氛中的随​​后的退火中防止了阻挡金属层的氧化。 因此，防止了栅电极的劣化，并且防止了由于栅电极的劣化引起的栅极电流泄漏。

    Substrate for growing Pendeo epitaxy and method of forming the same
    9.
    发明授权
    Substrate for growing Pendeo epitaxy and method of forming the same 有权
    用于生长Pendeo外延的底物及其形成方法

    公开(公告)号：US07632742B2

    公开(公告)日：2009-12-15

    申请号：US11650981

    申请日：2007-01-09

    申请人： Ho-sun Paek ,  Tae-hoon Jang ,  Youn-joon Sung ,  Tan Sakong ,  Min-ho Yang

    发明人： Ho-sun Paek ,  Tae-hoon Jang ,  Youn-joon Sung ,  Tan Sakong ,  Min-ho Yang

    IPC分类号： H01L21/20

    CPC分类号： C30B7/005 ,  C30B29/403 ,  H01L21/0237 ,  H01L21/0254 ,  H01L21/02639 ,  H01L21/0265

    摘要： A Pendeo-epitaxy growth substrate and a method of manufacturing the same are provided. The Pendeo-epitaxy growth substrate includes a substrate, a plurality of pattern areas formed on the substrate in a first direction for Pendeo-epitaxy growth, and at least one solution blocking layer contacting the plurality of pattern areas and formed on the substrate in a second direction, thereby preventing contamination of a semiconductor device due to air gaps and reducing the percentage defects of the semiconductor device during a Pendeo-epitaxy growth process.

    摘要翻译： 提供了一种外延生长衬底及其制造方法。 骨架外延生长衬底包括衬底，在第一方向上形成在衬底上的用于Pendeo-外延生长的多个图案区域，以及至少一个溶液阻挡层，其与多个图案区域接触并在第二个衬底上形成 从而防止由于空气间隙而导致的半导体器件的污染，并且在Pendeo-外延生长工艺期间减少半导体器件的缺陷百分比。