公开(公告)号：US20080128821A1

公开(公告)日：2008-06-05

申请号：US11566263

申请日：2006-12-04

申请人： Angelo Pinto ,  P.R. Chidambaram ,  Srinivasan Chakravarthi ,  Rick L. Wise

发明人： Angelo Pinto ,  P.R. Chidambaram ,  Srinivasan Chakravarthi ,  Rick L. Wise

IPC分类号： H01L29/04 ,  H01L21/8238

CPC分类号： H01L21/823807 ,  H01L27/092 ,  H01L29/045 ,  H01L29/7833

摘要： The invention provides, in one aspect, a method of forming a semiconductor device including providing a semiconductor substrate that comprises a first portion having a crystal orientation and a second portion located over the first portion and having a different crystal orientation. An interfacial region is located between the first portion and second portion. A passivating dopant is implanted into the interfacial region to passivate unterminated bonds within the interfacial region.

摘要翻译： 本发明在一个方面提供一种形成半导体器件的方法，该半导体器件包括提供包括具有晶体取向的第一部分和位于第一部分上方并具有不同晶体取向的第二部分的半导体衬底。 界面区域位于第一部分与第二部分之间。 将钝化掺杂剂注入界面区域以钝化界面区域内的未终止键。

公开(公告)号：US20070072383A1

公开(公告)日：2007-03-29

申请号：US11558161

申请日：2006-11-09

申请人： Srinivasan Chakravarthi ,  P.R. Chidambaram

发明人： Srinivasan Chakravarthi ,  P.R. Chidambaram

IPC分类号： H01L21/331 ,  H01L23/52 ,  H01L21/8222 ,  H01L23/48 ,  H01L29/40 ,  H01L21/336

CPC分类号： H01L29/1054 ,  H01L29/165 ,  H01L29/6656 ,  H01L29/6659 ,  H01L29/66636 ,  H01L29/66651

摘要： A method (10) of forming a transistor (100) includes treating (12) at least some of a semiconductor substrate (102) with carbon and then forming (18) a gate structure (114) over the semiconductor substrate. A channel region (122) is thereby being defined within the semiconductor substrate (102) below the gate structure (114). Source and drain regions (140, 142) are then formed (26) within the semiconductor substrate (102) on opposing sides of the channel (122) with a phosphorus dopant.

摘要翻译： 形成晶体管（100）的方法（10）包括用碳处理（12）半导体衬底（102）中的至少一些，然后在半导体衬底上形成（18）栅极结构（114）。 因此，沟道区域（122）被限定在栅极结构（114）下方的半导体衬底（102）内。 然后用磷掺杂剂在沟道（122）的相对侧上的半导体衬底（102）内在源极和漏极区（140,142）内形成（26）。

公开(公告)号：US20060199285A1

公开(公告)日：2006-09-07

申请号：US11068383

申请日：2005-03-01

申请人： P.R. Chidambaram ,  Srinivasan Charkravarthi

发明人： P.R. Chidambaram ,  Srinivasan Charkravarthi

IPC分类号： H01L21/66 ,  H01L21/8234 ,  H01L21/8238 ,  H01L21/336 ,  H01L21/425

CPC分类号： H01L29/7848 ,  H01L21/823807 ,  H01L21/823814 ,  H01L21/823835 ,  H01L29/665 ,  H01L29/6656 ,  H01L29/6659 ,  H01L29/66636 ,  H01L29/7833

摘要： In accordance with the invention there is a method of forming a semiconductor device comprising forming a gate over a substrate, forming a source region and a drain region by doping a first portion and a second portion of active regions adjacent the gate, and forming a first recess in a portion of the source region and a second recess in a portion of the drain region. The method also includes activating the dopants in the source region and the drain region by heating the active regions and depositing a semiconductor material in the first recess and the second recess after activating the dopants in the source region and the drain region.

摘要翻译： 根据本发明，存在一种形成半导体器件的方法，包括在衬底上形成栅极，通过掺杂邻近栅极的有源区的第一部分和第二部分形成源区和漏区，并形成第一 在源极区域的一部分中凹陷，并且在漏极区域的一部分中具有第二凹部。 该方法还包括通过加热有源区并在激活源极区和漏极区中的掺杂剂之后在第一凹槽和第二凹槽中沉积半导体材料来激活源区和漏区中的掺杂剂。

公开(公告)号：US20050059260A1

公开(公告)日：2005-03-17

申请号：US10810905

申请日：2004-03-26

申请人： Haowen Bu ,  Brian Hornung ,  P.R. Chidambaram ,  Amitabh Jain ,  Rajesh Khamankar ,  Nandu Mahalingam ,  Srinivansan Chakravarthi

发明人： Haowen Bu ,  Brian Hornung ,  P.R. Chidambaram ,  Amitabh Jain ,  Rajesh Khamankar ,  Nandu Mahalingam ,  Srinivansan Chakravarthi

IPC分类号： H01L21/00 ,  H01L21/265 ,  H01L21/3205 ,  H01L21/324 ,  H01L21/336 ,  H01L21/44 ,  H01L21/4763 ,  H01L21/8238 ,  H01L21/84 ,  H01L29/08 ,  H01L29/76 ,  H01L29/78

CPC分类号： H01L21/26506 ,  H01L21/265 ,  H01L21/26513 ,  H01L21/2658 ,  H01L21/3185 ,  H01L21/324 ,  H01L21/823814 ,  H01L21/823864 ,  H01L29/0847 ,  H01L29/665 ,  H01L29/6656 ,  H01L29/6659 ,  H01L29/7833 ,  H01L29/7843 ,  H01L29/7845

摘要： The present invention teaches the formation of CMOS transistors using interfacial nitrogen at the interface between the lightly doped extension regions and an overlying insulating layer in combination with a capping layer of silicon nitride, both prior to the final source/drain anneal. Doses and energies may be increased for the P-channel lightly-doped drain, source and drain regions. The resulting transistors exhibit desirably high drive current and low off-state leakage current and overlap capacitance.

摘要翻译： 本发明教导了在最终的源极/漏极退火之前，在轻掺杂的延伸区域之间的界面处的界面氮和与氮化硅覆盖层结合的上覆绝缘层的CMOS晶体管的形成。 P沟道轻掺杂漏极，源极和漏极区域的剂量和能量可能会增加。 所得到的晶体管显示期望的高驱动电流和低截止状态的漏电流和重叠电容。

公开(公告)号：US07902576B2

公开(公告)日：2011-03-08

申请号：US11558161

申请日：2006-11-09

申请人： Srinivasan Chakravarthi ,  P.R. Chidambaram

发明人： Srinivasan Chakravarthi ,  P.R. Chidambaram

IPC分类号： H01L29/76

CPC分类号： H01L29/1054 ,  H01L29/165 ,  H01L29/6656 ,  H01L29/6659 ,  H01L29/66636 ,  H01L29/66651

摘要： A method (10) of forming a transistor (100) includes treating (12) at least some of a semiconductor substrate (102) with carbon and then forming (18) a gate structure (114) over the semiconductor substrate. A channel region (122) is thereby being defined within the semiconductor substrate (102) below the gate structure (114). Source and drain regions (140, 142) are then formed (26) within the semiconductor substrate (102) on opposing sides of the channel (122) with a phosphorus dopant.

摘要翻译： 形成晶体管（100）的方法（10）包括用碳处理（12）半导体衬底（102）中的至少一些，然后在半导体衬底上形成（18）栅极结构（114）。 因此，沟道区域（122）被限定在栅极结构（114）下方的半导体衬底（102）内。 然后用磷掺杂剂在沟道（122）的相对侧上的半导体衬底（102）内在源极和漏极区（140,142）内形成（26）。

公开(公告)号：US20060060893A1

公开(公告)日：2006-03-23

申请号：US10943278

申请日：2004-09-17

申请人： Srinivasan Chakravarthi ,  P.R. Chidambaram

发明人： Srinivasan Chakravarthi ,  P.R. Chidambaram

IPC分类号： H01L29/80

CPC分类号： H01L29/1054 ,  H01L29/165 ,  H01L29/6656 ,  H01L29/6659 ,  H01L29/66636 ,  H01L29/66651

摘要： A method (10) of forming a transistor (100) includes treating (12) at least some of a semiconductor substrate (102) with carbon and then forming (18) a gate structure (114) over the semiconductor substrate. A channel region (122) is thereby being defined within the semiconductor substrate (102) below the gate structure (114). Source and drain regions (140, 142) are then formed (26) within the semiconductor substrate (102) on opposing sides of the channel (122) with a phosphorus dopant.

摘要翻译： 形成晶体管（100）的方法（10）包括用碳处理（12）半导体衬底（102）中的至少一些，然后在半导体衬底上形成（18）栅极结构（114）。 因此，沟道区域（122）被限定在栅极结构（114）下方的半导体衬底（102）内。 然后用磷掺杂剂在沟道（122）的相对侧上的半导体衬底（102）内在源极和漏极区（140,142）内形成（26）。

公开(公告)号：US20060154411A1

公开(公告)日：2006-07-13

申请号：US11372430

申请日：2006-03-09

申请人： Haowen Bu ,  Brian Hornung ,  P.R. Chidambaram ,  Amitabh Jain ,  Rajesh Khamankar ,  Nandu Mahalingam ,  Srinivansan Chakravarthi

发明人： Haowen Bu ,  Brian Hornung ,  P.R. Chidambaram ,  Amitabh Jain ,  Rajesh Khamankar ,  Nandu Mahalingam ,  Srinivansan Chakravarthi

IPC分类号： H01L21/338 ,  H01L21/31

CPC分类号： H01L21/26506 ,  H01L21/265 ,  H01L21/26513 ,  H01L21/2658 ,  H01L21/3185 ,  H01L21/324 ,  H01L21/823814 ,  H01L21/823864 ,  H01L29/0847 ,  H01L29/665 ,  H01L29/6656 ,  H01L29/6659 ,  H01L29/7833 ,  H01L29/7843 ,  H01L29/7845

摘要： The present invention teaches the formation of CMOS transistors using interfacial nitrogen at the interface between the lightly doped extension regions and an overlying insulating layer in combination with a capping layer of silicon nitride, both prior to the final source/drain anneal. Doses and energies may be increased for the P-channel lightly-doped drain, source and drain regions. The resulting transistors exhibit desirably high drive current and low off-state leakage current and overlap capacitance.

摘要翻译： 本发明教导了在最终的源极/漏极退火之前，在轻掺杂的延伸区域之间的界面处的界面氮和与氮化硅覆盖层结合的上覆绝缘层的CMOS晶体管的形成。 P沟道轻掺杂漏极，源极和漏极区域的剂量和能量可能会增加。 所得到的晶体管显示期望的高驱动电流和低截止状态的漏电流和重叠电容。

公开(公告)号：US20050245021A1

公开(公告)日：2005-11-03

申请号：US10835121

申请日：2004-04-29

申请人： Brian Hornung ,  Xin Zhang ,  Lance Robertson ,  Srinivasan Chakravarthi ,  P.R. Chidambaram

发明人： Brian Hornung ,  Xin Zhang ,  Lance Robertson ,  Srinivasan Chakravarthi ,  P.R. Chidambaram

IPC分类号： H01L21/8238

CPC分类号： H01L21/823814 ,  H01L21/823864

摘要： The present invention provides, in one embodiment, a method of fabricating a semiconductor device (100). The method comprises growing an oxide layer (120) on a gate structure (114) and a substrate (102) and implanting a dopant (124) into the substrate (102) and the oxide layer (120). Implantation is such that a portion of the dopant (124) remains in the oxide layer (120) to form an implanted oxide layer (126). The method further includes depositing a protective oxide layer (132) on the implanted oxide layer (126) and forming etch-resistant off-set spacers (134). The etch-resistant off-set spacers (134) are formed adjacent sidewalls of the gate structure (114) and on the protective oxide layer (132). The etch resistant off-set spacers having an inner perimeter (135) adjacent the sidewalls and an opposing outer perimeter (136). The method also comprises removing portions of the protective oxide layer (132) lying outside the outer perimeter (136) of the etch-resistant off-set spacers (134). Other embodiments of the present invention include a transistor device (200) and method of manufacturing an integrated circuit (300).

摘要翻译： 本发明在一个实施例中提供一种制造半导体器件（100）的方法。 该方法包括在栅极结构（114）和衬底（102）上生长氧化物层（120）并将掺杂剂（124）注入到衬底（102）和氧化物层（120）中。 注入使得掺杂剂（124）的一部分保留在氧化物层（120）中以形成注入的氧化物层（126）。 该方法还包括在注入的氧化物层（126）上沉积保护性氧化物层（132）并且形成耐腐蚀的偏置间隔物（134）。 在栅极结构（114）的侧壁和保护氧化物层（132）上形成耐蚀刻偏置间隔物（134）。 耐腐蚀的偏置间隔件具有邻近侧壁的内周边（135）和相对的外周边（136）。 该方法还包括去除位于耐蚀刻偏移间隔物（134）的外周（136）外的保护氧化物层（132）的部分。 本发明的其他实施例包括晶体管器件（200）和制造集成电路（300）的方法。