公开(公告)号：US08700821B2

公开(公告)日：2014-04-15

申请号：US12229453

申请日：2008-08-22

申请人： Prashant R. Chandra ,  Ajay V. Bhatt ,  Kevin Kahn ,  Steve McGowan

发明人： Prashant R. Chandra ,  Ajay V. Bhatt ,  Kevin Kahn ,  Steve McGowan

IPC分类号： G06F3/00 ,  G06F5/00 ,  G06F13/12 ,  G06F13/42 ,  G01R31/08 ,  H04L12/28 ,  H04L12/56 ,  H04J3/16 ,  H04B10/20 ,  H04B10/00 ,  G02B6/12 ,  G02B6/36 ,  G02B6/38 ,  H01R13/44 ,  H01R33/945

CPC分类号： G06F13/122 ,  H04L45/62 ,  H04L47/2491 ,  H04Q11/0062 ,  H04Q11/0066

摘要： A device, method, and system are disclosed. In one embodiment the device includes a router to transmit data packets between multiple host controllers and one or more peripheral devices. The router can receive a data packet from a host controller and transmit the data packet to a peripheral device across a data transmission path. The peripheral device is coupled to the first data transmission path through a first universal multi-transport medium (UMTM) connector. The connector includes an optical coupling capable of transporting the first data packet within an optical signal and an electrical coupling capable of transporting the first data packet within an electrical signal.

摘要翻译： 公开了一种装置，方法和系统。 在一个实施例中，设备包括路由器，用于在多个主机控制器与一个或多个外围设备之间传输数据分组。 路由器可以从主机控制器接收数据包，并通过数据传输路径将数据包发送到外围设备。 外围设备通过第一通用多传输介质（UMTM）连接器耦合到第一数据传输路径。 连接器包括能够传送光信号内的第一数据分组的光耦合器和能够在电信号内传输第一数据分组的电耦合。

公开(公告)号：US08087024B2

公开(公告)日：2011-12-27

申请号：US12313247

申请日：2008-11-18

申请人： Sridhar Lakshmanamurthy ,  Wilson Y. Liao ,  Prashant R. Chandra ,  Jeen-Yuan Miin ,  Yim Pun

发明人： Sridhar Lakshmanamurthy ,  Wilson Y. Liao ,  Prashant R. Chandra ,  Jeen-Yuan Miin ,  Yim Pun

IPC分类号： G06F9/46 ,  G06F13/00 ,  G06F12/00 ,  G06F15/76 ,  G06F9/44

CPC分类号： G06F12/0811 ,  G06F12/0842 ,  H04L69/12

摘要： In general, in one aspect, the disclosure describes a processor that includes an instruction store to store instructions of at least a portion of at least one program and multiple engines coupled to the shared instruction store. The engines provide multiple execution threads and include an instruction cache to cache a subset of the at least the portion of the at least one program from the instruction store, with different respective portions of the engine's instruction cache being allocated to different respective ones of the engine threads.

摘要翻译： 一般来说，一方面，本发明描述了一种处理器，其包括指令存储器，用于存储至少一个程序的至少一部分和耦合到共享指令存储器的多个引擎的指令。 引擎提供多个执行线程并且包括指令高速缓存以从指令存储器缓存至少一个程序的至少一部分的子集，其中引擎指令高速缓存的不同相应部分分配给引擎的不同相应引擎 线程。

公开(公告)号：US07929536B2

公开(公告)日：2011-04-19

申请号：US11617439

申请日：2006-12-28

申请人： Alok Kumar ,  Eswar Eduri ,  Prashant R. Chandra ,  Uday R Naik

发明人： Alok Kumar ,  Eswar Eduri ,  Prashant R. Chandra ,  Uday R Naik

IPC分类号： H04L12/28 ,  H04L12/56

CPC分类号： H04L49/9094 ,  H04L1/1874 ,  H04L49/90 ,  H04L49/901 ,  H04L69/16 ,  H04L69/161

摘要： A method according to one embodiment may include storing data in a send buffer. A transmission header may be created, in which the transmission header may include a pointer to the data in the send buffer. Packets may be transmitted, in which the packets include the transmission header and the data linked to the transmission header by the pointer, wherein the packets are transmitted without copying the data to create the packets. Of course, many alternatives, variations and modifications are possible without materially departing from this embodiment.

摘要翻译： 根据一个实施例的方法可以包括将数据存储在发送缓冲器中。 可以创建传输报头，其中传输报头可以包括指向发送缓冲器中的数据的指针。 可以发送分组，其中分组包括传输头部和由指针链接到传输头部的数据，其中分组被传输而不复制数据以创建分组。 当然，在不脱离本实施例的情况下，可以进行许多替代，变化和修改。

公开(公告)号：US07536692B2

公开(公告)日：2009-05-19

申请号：US10704431

申请日：2003-11-06

申请人： Sridhar Lakshmanamurthy ,  Wilson Y. Liao ,  Prashant R. Chandra ,  Jeen-Yuan Miin ,  Yim Pun

发明人： Sridhar Lakshmanamurthy ,  Wilson Y. Liao ,  Prashant R. Chandra ,  Jeen-Yuan Miin ,  Yim Pun

IPC分类号： G06F9/46 ,  G06F12/00

CPC分类号： G06F12/0811 ,  G06F12/0842 ,  H04L69/12

摘要： In general, in one aspect, the disclosure describes a processor that includes an instruction store to store instructions of at least a portion of at least one program and multiple engines coupled to the shared instruction store. The engines provide multiple execution threads and include an instruction cache to cache a subset of the at least the portion of the at least one program from the instruction store, with different respective portions of the engine's instruction cache being allocated to different respective ones of the engine threads.

摘要翻译： 一般来说，一方面，本发明描述了一种处理器，其包括指令存储器，用于存储至少一个程序的至少一部分和耦合到共享指令存储器的多个引擎的指令。 引擎提供多个执行线程并且包括指令高速缓存以从指令存储器缓存至少一个程序的至少一部分的子集，其中引擎指令高速缓存的不同相应部分分配给引擎的不同相应引擎 线程。

公开(公告)号：US07248594B2

公开(公告)日：2007-07-24

申请号：US10170409

申请日：2002-06-14

申请人： Prashant R Chandra ,  Alok Kumar

发明人： Prashant R Chandra ,  Alok Kumar

IPC分类号： H04L12/56

CPC分类号： H04L49/90 ,  H04L45/00 ,  H04L47/50 ,  H04L47/527 ,  H04L47/623 ,  H04L2012/5679 ,  H04L2012/5681

摘要： A system and method of scheduling packets in a multi-threaded, multiprocessor network architecture provides enhanced speed and performance. The architecture involves a scheduler thread that transitions between queues in response to a depletion of queues by a weighted amount, a plurality of transmit threads that deplete the queues by the size of packets transmitted and a plurality of receive threads that initialize the weights for idle queues.

摘要翻译： 在多线程多处理器网络架构中调度数据包的系统和方法提供了增强的速度和性能。 架构涉及调度器线程，其响应于队列消耗加权量而在队列之间转换，多个发送线程，其通过发送的分组的大小消耗队列;以及多个接收线程，其初始化空闲队列的权重 。

公开(公告)号：US07159051B2

公开(公告)日：2007-01-02

申请号：US10668550

申请日：2003-09-23

申请人： Prashant R. Chandra ,  Uday Naik ,  Alok Kumar ,  Ameya S. Varde

发明人： Prashant R. Chandra ,  Uday Naik ,  Alok Kumar ,  Ameya S. Varde

IPC分类号： G06F3/00

CPC分类号： H04L49/3018 ,  H04L49/103

摘要： According to some embodiments, systems an apparatuses may have a communication path to exchange information packets. A processor may process information packets. A buffer pool cache local to the processor may store free buffer handles for information packets when the buffer pool cache local to the processor is not full. A non-local memory may store the free buffer handles for information packets when the buffer pool cache local to the processor is full.

摘要翻译： 根据一些实施例，设备可以具有用于交换信息分组的通信路径的系统。 处理器可以处理信息包。 当处理器本地的缓冲池缓存未满时，处理器本地的缓冲池缓存可以存储信息包的空闲缓冲区句柄。 当处理器本地缓冲池缓存已满时，非本地内存可能会存储信息包的空闲缓冲区句柄。

公开(公告)号：US09256268B2

公开(公告)日：2016-02-09

申请号：US13994786

申请日：2012-04-24

申请人： Ren Wang ,  Ahmad Samih ,  Christian Maciocco ,  Tsung-Yuan Charlie Tai ,  James Jimbo Alexander ,  Prashant R. Chandra

发明人： Ren Wang ,  Ahmad Samih ,  Christian Maciocco ,  Tsung-Yuan Charlie Tai ,  James Jimbo Alexander ,  Prashant R. Chandra

IPC分类号： G06F1/32

CPC分类号： G06F1/3203 ,  G06F1/3253 ,  Y02D10/151 ,  Y02D50/20

摘要： Methods and apparatus for implementing active interconnect link power management using an adaptive low-power link-state entry policy. The power state of an interconnect link or fabric is changed in response to applicable conditions determined by low-power link-state entry policy logic in view of runtime traffic on the interconnect link or fabric. The low-power link-state policy logic may be configured to include consideration of operating system input and Quality of Service (QoS) requirements for applications and devices employing the link or fabric, and device latency tolerance requirements.

摘要翻译： 使用自适应低功率链路状态进入策略来实现主动互连链路功率管理的方法和装置。 考虑到互连链路或结构上的运行时流量，互连链路或结构的功率状态响应于由低功率链路状态进入策略逻辑确定的适用条件而改变。 低功率链路状态策略逻辑可以被配置为包括考虑使用链路或结构的应用和设备的操作系统输入和服务质量（QoS）要求以及设备等待时间容限要求。

公开(公告)号：US20140348181A1

公开(公告)日：2014-11-27

申请号：US13899731

申请日：2013-05-22

申请人： Prashant R. Chandra ,  Thomas A. Volpe ,  Mark Bradley Davis

发明人： Prashant R. Chandra ,  Thomas A. Volpe ,  Mark Bradley Davis

IPC分类号： H04J3/06

CPC分类号： H04J3/0667

摘要： A data processing node includes a local clock, a slave port and a time synchronization module. The slave port enables the data processing node to be connected through a node interconnect structure to a parent node that is operating in a time synchronized manner with a fabric time of the node interconnect structure. The time synchronization module is coupled to the local clock and the slave port. The time synchronization module is configured for collecting parent-centric time synchronization information and for using a local time provided by the local clock and the parent-centric time synchronization information for allowing one or more time-based functionality of the data processing node to be implemented in accordance with the fabric time.

摘要翻译： 数据处理节点包括本地时钟，从端口和时间同步模块。 从端口使得数据处理节点能够通过节点互连结构连接到以节点互连结构的结构时间的时间同步方式操作的父节点。 时间同步模块耦合到本地时钟和从端口。 时间同步模块被配置为收集以父为中心的时间同步信息，并且用于使用由本地时钟提供的本地时间和以父为中心的时间同步信息，以允许实现数据处理节点的一个或多个基于时间的功能 按照布料时间。

公开(公告)号：US20130166813A1

公开(公告)日：2013-06-27

申请号：US13338230

申请日：2011-12-27

申请人： Prashant R. Chandra ,  Kevin C. Kahn

发明人： Prashant R. Chandra ,  Kevin C. Kahn

IPC分类号： G06F13/00

CPC分类号： G06F13/4022 ,  G06F13/385 ,  H04L45/52 ,  H04L47/39 ,  H04L49/505 ,  H04L49/602

摘要： Described are embodiments of methods, apparatuses, and systems for multi-protocol tunneling across a multi-protocol I/O interconnect of computer apparatus. A method for managing flow across the multi-protocol I/O interconnect may include providing, by a first port of a switching fabric of a multi-protocol interconnect to a second port of the switching fabric, a first credit grant packet and a second credit grant packet as indications of unoccupied space of a buffer associated with a path between the first port and a second port, and simultaneously routing a first data packet of a first protocol and a second data packet of a second protocol, different from the first protocol, on the path from the second port to the first port based at least in part on receipt by the second port of the first and second credit grant packets. Other embodiments may be described and claimed.

摘要翻译： 描述了跨计算机设备的多协议I / O互连的多协议隧道传输的方法，装置和系统的实施例。 用于管理跨多协议I / O互连的流的方法可以包括通过多协议互连的交换结构的第一端口向交换结构的第二端口提供第一授信分组和第二信用 将分组作为与第一端口和第二端口之间的路径相关联的缓冲器的未占用空间的指示，并且同时路由与第一协议不同的第一协议的第一数据分组和第二协议的第二数据分组， 至少部分地由第二端口接收到第一和第二信用授权分组在从第二端口到第一端口的路径上。 可以描述和要求保护其他实施例。

公开(公告)号：US20130166798A1

公开(公告)日：2013-06-27

申请号：US13338227

申请日：2011-12-27

申请人： Prashant R. Chandra ,  Kevin C. Kahn ,  Eran Galil ,  Efraim Kugman ,  Naama Zolotov ,  Vladimir Yudovich ,  Yoni Dishon ,  Elli Bagelman

发明人： Prashant R. Chandra ,  Kevin C. Kahn ,  Eran Galil ,  Efraim Kugman ,  Naama Zolotov ,  Vladimir Yudovich ,  Yoni Dishon ,  Elli Bagelman

IPC分类号： G06F13/42

CPC分类号： G06F13/4022 ,  G06F13/4081

摘要： Described are embodiments of methods, apparatuses, and systems for multi-protocol tunneling across a multi-protocol I/O interconnect of computer apparatus. A method for multi-protocol tunneling may include establishing a first communication path between ports of a switching fabric of a multi-protocol interconnect of a computer apparatus in response to a peripheral device being connected to the computer apparatus, establishing a second communication path between the switching fabric and a protocol-specific controller, and routing, by the multi-protocol interconnect, packets of a protocol of the peripheral device from the peripheral device to the protocol-specific controller over the first and second communication paths. Other embodiments may be described and claimed.

摘要翻译： 描述了跨计算机设备的多协议I / O互连的多协议隧道传输的方法，装置和系统的实施例。 用于多协议隧道的方法可以包括响应于连接到计算机设备的外围设备在计算机设备的多协议互连的交换结构的端口之间建立第一通信路径，在第二通信路径之间建立第二通信路径 交换结构和特定于协议的控制器，并且通过多协议互连，通过第一和第二通信路径将外围设备的协议的分组从外围设备路由到特定于协议的控制器。 可以描述和要求保护其他实施例。