公开(公告)号：US08129709B2

公开(公告)日：2012-03-06

申请号：US12618302

申请日：2009-11-13

申请人： Akiyoshi Seko ,  Yukio Fuji ,  Natsuki Sato ,  Isamu Asano

发明人： Akiyoshi Seko ,  Yukio Fuji ,  Natsuki Sato ,  Isamu Asano

IPC分类号： H01L45/00

CPC分类号： H01L27/2436 ,  H01L27/2463 ,  H01L45/06 ,  H01L45/1226 ,  H01L45/144 ,  H01L45/148 ,  H01L45/1666

摘要： A nonvolatile memory device (21) is provided with a semiconductor substrate, a plurality of active regions (3) formed on the semiconductor substrate and extending in a band, a plurality of select active elements (23) formed in the active regions (3) and having a first impurity diffusion region and a second impurity diffusion region, a plurality of first electrodes (13) electrically connected to the first impurity diffusion region, a variable resistance layer (12) electrically connected to the first electrodes (13), and a plurality of second electrodes electrically connected to the variable resistance layer (12). Among the plurality of first electrodes (13) and the plurality of second electrodes, an array direction of at least one pair of the first electrodes (13) and the second electrodes that are electrically connected to the same variable resistance layer (12), and a direction of extension of the activation regions (3) are not parallel.

摘要翻译： 非易失性存储器件（21）设置有半导体衬底，形成在半导体衬底上并在带中延伸的多个有源区（3），形成在有源区（3）中的多个选择有源元件（23） 并具有第一杂质扩散区域和第二杂质扩散区域，与第一杂质扩散区域电连接的多个第一电极（13），与第一电极（13）电连接的可变电阻层（12），以及 电连接到可变电阻层（12）的多个第二电极。 在多个第一电极（13）和多个第二电极中，电连接到同一可变电阻层（12）的至少一对第一电极（13）和第二电极的排列方向，以及 激活区域（3）的延伸方向不平行。

公开(公告)号：US20100078616A1

公开(公告)日：2010-04-01

申请号：US12569489

申请日：2009-09-29

申请人： Akiyoshi Seko ,  Natsuki Sato ,  Isamu Asano

发明人： Akiyoshi Seko ,  Natsuki Sato ,  Isamu Asano

IPC分类号： H01L47/00 ,  H01L21/20

CPC分类号： H01L45/04 ,  H01L45/145

摘要： A nonvolatile memory device has a first insulating layer, a variable resistance layer provided on the first insulating layer and having a variable resistance material, and a first electrode and second electrode electrically connected with the variable resistance layer. The variable resistance layer has a variable resistance region as a data storing region and a thickness-changing region continuously extending from the variable resistance region and gradually becoming thicker from the variable resistance region.

摘要翻译： 非易失性存储器件具有第一绝缘层，设置在第一绝缘层上并具有可变电阻材料的可变电阻层，以及与可变电阻层电连接的第一电极和第二电极。 可变电阻层具有作为数据存储区域的可变电阻区域和从可变电阻区域连续延伸并从可变电阻区域逐渐变厚的厚度变化区域。

公开(公告)号：US20090104779A1

公开(公告)日：2009-04-23

申请号：US12289002

申请日：2008-10-17

申请人： Akiyoshi Seko ,  Natsuki Sato ,  Isamu Asano

发明人： Akiyoshi Seko ,  Natsuki Sato ,  Isamu Asano

IPC分类号： H01L21/308 ,  H01L45/00

CPC分类号： H01L45/1233 ,  G11C13/0004 ,  H01L27/2472 ,  H01L45/04 ,  H01L45/06 ,  H01L45/1273 ,  H01L45/141 ,  H01L45/142 ,  H01L45/143 ,  H01L45/144 ,  H01L45/146 ,  H01L45/148 ,  H01L45/16

摘要： An area where a lower electrode is in contact with a variable resistance material needs to be reduced to lower the power consumption of a variable resistance memory device. The present invention is to provide a method of producing a variable resistance memory element whereby the lower electrode can be formed smaller. Combining an anisotropic etching process with an isotropic etching process enables the lower electrode to be formed smaller.

摘要翻译： 需要减小下电极与可变电阻材料接触的区域，以降低可变电阻存储器件的功耗。 本发明提供一种制造可变电阻存储元件的方法，由此可以使下电极形成得更小。 将各向异性蚀刻工艺与各向同性蚀刻工艺相结合，能够使下部电极形成得更小。

公开(公告)号：US07985693B2

公开(公告)日：2011-07-26

申请号：US12289002

申请日：2008-10-17

申请人： Akiyoshi Seko ,  Natsuki Sato ,  Isamu Asano

发明人： Akiyoshi Seko ,  Natsuki Sato ,  Isamu Asano

IPC分类号： H01L21/302

CPC分类号： H01L45/1233 ,  G11C13/0004 ,  H01L27/2472 ,  H01L45/04 ,  H01L45/06 ,  H01L45/1273 ,  H01L45/141 ,  H01L45/142 ,  H01L45/143 ,  H01L45/144 ,  H01L45/146 ,  H01L45/148 ,  H01L45/16

摘要： An area where a lower electrode is in contact with a variable resistance material needs to be reduced to lower the power consumption of a variable resistance memory device. The present invention is to provide a method of producing a variable resistance memory element whereby the lower electrode can be formed smaller. Combining an anisotropic etching process with an isotropic etching process enables the lower electrode to be formed smaller.

摘要翻译： 需要减小下电极与可变电阻材料接触的区域，以降低可变电阻存储器件的功耗。 本发明提供一种制造可变电阻存储元件的方法，由此可以使下电极形成得更小。 将各向异性蚀刻工艺与各向同性蚀刻工艺相结合，能够使下部电极形成得更小。

公开(公告)号：US20090101885A1

公开(公告)日：2009-04-23

申请号：US12285686

申请日：2008-10-10

申请人： Akiyoshi Seko ,  Natsuki Sato ,  Isamu Asano

发明人： Akiyoshi Seko ,  Natsuki Sato ,  Isamu Asano

IPC分类号： H01L29/06 ,  H01L21/76

CPC分类号： H01L27/2436 ,  G11C13/0004 ,  H01L27/2472 ,  H01L45/04 ,  H01L45/06 ,  H01L45/1233 ,  H01L45/1273 ,  H01L45/143 ,  H01L45/144 ,  H01L45/146 ,  H01L45/148 ,  H01L45/16

摘要： An area where a lower electrode is in contact with a variable resistance material needs to be reduced in order to lower the power consumption of a variable resistance memory device. The present invention provides a method of producing a variable resistance memory element whereby the lower electrode can be more finely formed. The method of producing a semiconductor device according to the present invention includes forming a small opening by utilizing cubical expansion due to the oxidation of silicon. Thereby forming the lower electrode smaller than that can be formed by lithography techniques.

摘要翻译： 需要减小下电极与可变电阻材料接触的区域，以降低可变电阻存储器件的功耗。 本发明提供一种制造可变电阻存储元件的方法，由此可以更细地形成下电极。 根据本发明的半导体器件的制造方法包括通过利用硅的氧化的立方膨胀来形成小开口。 从而形成小于此的下电极可以通过光刻技术形成。

公开(公告)号：US20090221146A1

公开(公告)日：2009-09-03

申请号：US12379772

申请日：2009-02-27

申请人： Akiyoshi Seko ,  Natsuki Sato ,  Isamu Asano

发明人： Akiyoshi Seko ,  Natsuki Sato ,  Isamu Asano

IPC分类号： H01L21/306

CPC分类号： H01L45/06 ,  H01L27/2436 ,  H01L45/1233 ,  H01L45/1246 ,  H01L45/128 ,  H01L45/144 ,  H01L45/1675

摘要： The object of the present invention is to provide a manufacturing method for a nonvolatile memory device including a variable resistance having a constricted shape. The nonvolatile memory device of the present invention has a storage section composed of two electrodes and a variable resistance sandwiched between the electrodes. The variable resistance is formed to a constricted shape between the electrodes.

摘要翻译： 本发明的目的是提供一种包括具有收缩形状的可变电阻的非易失性存储装置的制造方法。 本发明的非易失性存储器件具有由两个电极组成的存储部分和夹在电极之间的可变电阻。 可变电阻形成为电极之间的缩小形状。

公开(公告)号：US07589364B2

公开(公告)日：2009-09-15

申请号：US11264129

申请日：2005-11-02

申请人： Isamu Asano ,  Natsuki Sato ,  Tyler A. Lowrey ,  Guy C. Wicker ,  Wolodymyr Czubatyj ,  Stephen J. Hudgens

发明人： Isamu Asano ,  Natsuki Sato ,  Tyler A. Lowrey ,  Guy C. Wicker ,  Wolodymyr Czubatyj ,  Stephen J. Hudgens

IPC分类号： H01L31/112

CPC分类号： H01L45/06 ,  H01L27/2436 ,  H01L45/1233 ,  H01L45/126 ,  H01L45/144 ,  H01L45/148

摘要： A non-volatile memory element includes a first interlayer insulation layer 11 having a first through-hole 11a, a second interlayer insulation layer 12 having a second through-hole 12a formed on the first interlayer insulation layer 11, a bottom electrode 13 provided in the first through-hole 11, recording layer 15 containing phase change material provided in the second through-hole 12, a top electrode 16 provided on the second interlayer insulation layer 12, and a thin-film insulation layer 14 formed between the bottom electrode 13 and the recording layer 15. In accordance with this invention, the diameter D1 of a bottom electrode 13 buried in a first through-hole 11a is smaller than the diameter D2 of a second through-hole 12a, thereby decreasing the thermal capacity of the bottom electrode 13. Therefore, when a pore 14a is formed by dielectric breakdown in a thin-film insulation layer 14 and the vicinity is used as a heating region, the amount of heat escaping to the bottom electrode 13 is decreased, resulting in higher heating efficiency.

摘要翻译： 非易失性存储元件包括具有第一通孔11a的第一层间绝缘层11，形成在第一层间绝缘层11上的第二通孔12a的第二层间绝缘层12， 第一通孔11，设置在第二通孔12中的包含相变材料的记录层15，设置在第二层间绝缘层12上的顶部电极16和形成在底部电极13和 记录层15.根据本发明，埋在第一通孔11a中的底部电极13的直径D1小于第二通孔12a的直径D2，从而降低底部电极的热容量 因此，当通过薄膜绝缘层14中的电介质击穿形成孔14a并且将其附近用作加热区域时，向底部电极逸出的热量 13降低，导致更高的加热效率。

公开(公告)号：US20070164267A1

公开(公告)日：2007-07-19

申请号：US11334504

申请日：2006-01-19

申请人： Isamu Asano ,  Natsuki Sato ,  Wolodymyr Czubatyj ,  Jeffrey Fournier

发明人： Isamu Asano ,  Natsuki Sato ,  Wolodymyr Czubatyj ,  Jeffrey Fournier

IPC分类号： H01L29/06 ,  H01L21/00

CPC分类号： H01L45/06 ,  H01L27/2436 ,  H01L45/1233 ,  H01L45/126 ,  H01L45/144 ,  H01L45/1625

摘要： A non-volatile memory element comprises a bottom electrode 12; a top electrode 15; and a recording layer 13 containing phase change material and a block layer 14 that can block phase change of the recording layer 13, provided between the bottom electrode 12 and the top electrode 15. The block layer 14 is constituted of material having an electrical resistance that is higher than that of material constituting the recording layer 13. The block layer 14 suppresses the radiation of heat towards the top electrode 15 and greatly limits the phase change region when a write current is applied. The result is a high heating efficiency. The top electrode 15 itself can be used to constitute a bit line, or a separate bit line can be provided.

摘要翻译： 非易失性存储元件包括底部电极12; 顶部电极15; 以及包含相变材料的记录层13和可以阻挡设置在底部电极12和顶部电极15之间的记录层13的相变的阻挡层14.阻挡层14由具有电阻的材料构成， 比构成记录层13的材料高。阻挡层14抑制向顶部电极15的热辐射，并且在施加写入电流时极大地限制相变区域。 结果是高的加热效率。 顶部电极15本身可以用于构成位线，或者可以提供单独的位线。

公开(公告)号：US20070063180A1

公开(公告)日：2007-03-22

申请号：US11516510

申请日：2006-09-07

申请人： Isamu Asano ,  Natsuki Sato ,  Kiyoshi Nakai

发明人： Isamu Asano ,  Natsuki Sato ,  Kiyoshi Nakai

IPC分类号： H01L29/04

CPC分类号： H01L27/2436 ,  G11C2213/52 ,  H01L45/06 ,  H01L45/1233 ,  H01L45/126 ,  H01L45/1273 ,  H01L45/143 ,  H01L45/144 ,  H01L45/148 ,  H01L45/1675 ,  H01L45/1683

摘要： A non-volatile memory element includes a recording layer that includes a phase change material, a lower electrode provided in contact with the recording layer, an upper electrode provided in contact with a portion of the upper surface of the recording layer, a protective insulation film provided in contact with the other portion of the upper surface of the recording layer, and an interlayer insulation film provided on the protective insulation film. High thermal efficiency can thereby be obtained because the size of the area of contact between the recording layer and the upper electrode is reduced. Providing the protective insulation film between the interlayer insulation film and the upper surface of the recording layer makes it possible to reduce damage sustained by the recording layer during patterning of the recording layer or during formation of the through-hole for exposing a portion of the recording layer.

摘要翻译： 非易失性存储元件包括记录层，其包括相变材料，与记录层接触地设置的下电极，设置成与记录层的上表面的一部分接触的上电极，保护绝缘膜 设置成与记录层的上表面的另一部分接触，以及设置在保护绝缘膜上的层间绝缘膜。 由于记录层和上部电极之间的接触面积的尺寸减小，因此可获得高热效率。 在层间绝缘膜和记录层的上表面之间提供保护性绝缘膜使得可以减少在记录层的图案化期间或在用于曝光记录部分的通孔的形成期间记录层所承受的损伤 层。

公开(公告)号：US07692272B2

公开(公告)日：2010-04-06

申请号：US11334504

申请日：2006-01-19

申请人： Isamu Asano ,  Natsuki Sato ,  Wolodymyr Czubatyj ,  Jeffrey P. Fournier

发明人： Isamu Asano ,  Natsuki Sato ,  Wolodymyr Czubatyj ,  Jeffrey P. Fournier

IPC分类号： H01L31/0264

CPC分类号： H01L45/06 ,  H01L27/2436 ,  H01L45/1233 ,  H01L45/126 ,  H01L45/144 ,  H01L45/1625

摘要： A non-volatile memory element comprises a bottom electrode 12; a top electrode 15; and a recording layer 13 containing phase change material and a block layer 14 that can block phase change of the recording layer 13, provided between the bottom electrode 12 and the top electrode 15. The block layer 14 is constituted of material having an electrical resistance that is higher than that of material constituting the recording layer 13. The block layer 14 suppresses the radiation of heat towards the top electrode 15 and greatly limits the phase change region when a write current is applied. The result is a high heating efficiency. The top electrode 15 itself can be used to constitute a bit line, or a separate bit line can be provided.

摘要翻译： 非易失性存储元件包括底部电极12; 顶部电极15; 以及包含相变材料的记录层13和可以阻挡设置在底部电极12和顶部电极15之间的记录层13的相变的阻挡层14.阻挡层14由具有电阻的材料构成， 比构成记录层13的材料高。阻挡层14抑制向顶部电极15的热辐射，并且在施加写入电流时极大地限制相变区域。 结果是高的加热效率。 顶部电极15本身可以用于构成位线，或者可以提供单独的位线。