利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

265 条记录 (耗时 0.035 秒)

    Film stacks to prevent UV-induced device damage
    2.
    发明授权
    Film stacks to prevent UV-induced device damage 有权
    电影堆叠以防止紫外线引起的设备损坏

    公开(公告)号：US07927723B1

    公开(公告)日：2011-04-19

    申请号：US11091524

    申请日：2005-03-29

    申请人： Angela T. Hui ,  Ning Cheng ,  Minh Van Ngo ,  Hirokazu Tokuno ,  Wenmei Li

    发明人： Angela T. Hui ,  Ning Cheng ,  Minh Van Ngo ,  Hirokazu Tokuno ,  Wenmei Li

    IPC分类号： G02B1/10 ,  G02B5/28 ,  B32B9/00 ,  B32B19/00

    CPC分类号： G02B5/208

    摘要： A film stack includes an interlayer dielectric formed over one or more devices. The film stack further includes a first layer having a high extinction coefficient formed on the interlayer dielectric and a second layer having a low extinction coefficient formed on the first layer. The first and second layers prevent ultraviolet induced damage to the one or more devices while minimizing reflectivity for lithographic processes.

    摘要翻译： 膜堆叠包括在一个或多个器件上形成的层间电介质。 薄膜叠层还包括形成在层间电介质上的具有高消光系数的第一层和形成在第一层上的具有低消光系数的第二层。 第一层和第二层防止对一种或多种设备的紫外线诱发的损坏，同时最小化光刻工艺的反射率。

    Using thin undoped TEOS with BPTEOS ILD or BPTEOS ILD alone to improve charge loss and contact resistance in multi bit memory devices
    4.
    发明授权
    Using thin undoped TEOS with BPTEOS ILD or BPTEOS ILD alone to improve charge loss and contact resistance in multi bit memory devices 有权
    单独使用BPTEOS ILD或BPTEOS ILD的薄的未掺杂TEOS来改善多位存储器件中的电荷损耗和接触电阻

    公开(公告)号：US07157335B1

    公开(公告)日：2007-01-02

    申请号：US10917562

    申请日：2004-08-13

    申请人： Ning Cheng ,  Minh Van Ngo ,  Hirokazu Tokuno ,  Lu You ,  Angela T. Hui ,  Yi He ,  Brian Mooney ,  Jean Yei-Mei Yang ,  Mark T. Ramsbey

    发明人： Ning Cheng ,  Minh Van Ngo ,  Hirokazu Tokuno ,  Lu You ,  Angela T. Hui ,  Yi He ,  Brian Mooney ,  Jean Yei-Mei Yang ,  Mark T. Ramsbey

    IPC分类号： H01L21/336

    CPC分类号： H01L27/115 ,  H01L27/11568

    摘要： The present invention facilitates dual bit memory devices and operation of dual bit memory device by providing systems and methods that employ a relatively thin undoped TEOS liner during fabrication, instead of a relatively thick TEOS layer that is conventionally used. Employment of the relatively thin liner facilitates dual bit memory device operation by mitigating charge loss and contact resistance while providing protection against unwanted dopant diffusion. The present invention includes utilizing a relatively thin undoped TEOS liner that is formed on wordlines and portions of a charge trapping dielectric layer. The relatively thin undoped TEOS liner is formed with a thickness of less than about 400 Angstroms so that contact resistance and charge loss are improved and yet providing suitable protection for operation of the device. Additionally, the present invention includes foregoing with an undoped TEOS liner altogether.

    摘要翻译： 本发明通过提供在制造期间使用相对薄的未掺杂TEOS衬垫的系统和方法而不是通常使用的相对较厚的TEOS层来便于双位存储器件和双位存储器件的操作。 使用相对薄的衬垫通过减轻电荷损失和接触电阻而提供双位存储器件操作，同时提供防止不期望的掺杂剂扩散的保护。 本发明包括利用形成在字线和电荷捕获电介质层的部分上的相对薄的未掺杂的TEOS衬垫。 相对薄的未掺杂的TEOS衬垫形成有小于约400埃的厚度，使得接触电阻和电荷损失得到改善，并且为器件的操作提供适当的保护。 此外，本发明包括前述的未掺杂的TEOS衬垫。

    Ultraviolet radiation blocking interlayer dielectric
    8.
    发明授权
    Ultraviolet radiation blocking interlayer dielectric 有权
    紫外辐射阻挡层间电介质

    公开(公告)号：US08022468B1

    公开(公告)日：2011-09-20

    申请号：US11091519

    申请日：2005-03-29

    申请人： Minh Van Ngo ,  Wenmei Li ,  Jeffrey A. Shields ,  Ning Cheng ,  Angela Hui ,  Cinti Xiaohua Chen

    发明人： Minh Van Ngo ,  Wenmei Li ,  Jeffrey A. Shields ,  Ning Cheng ,  Angela Hui ,  Cinti Xiaohua Chen

    IPC分类号： H01L29/66

    CPC分类号： H01L27/11521 ,  H01L23/552 ,  H01L27/11568 ,  H01L2924/0002 ,  H01L2924/00

    摘要： A memory device may include a substrate, a first dielectric layer formed over the substrate and a charge storage element formed over the first dielectric layer. The memory device may also include a second dielectric layer formed over the charge storage element and a control gate formed over the second dielectric layer. The memory device may further include an interlayer dielectric formed over the control gate and the substrate, where the interlayer dielectric includes a material that is substantially opaque to ultraviolet radiation.

    摘要翻译： 存储器件可以包括衬底，形成在衬底上的第一电介质层和形成在第一介电层上的电荷存储元件。 存储器件还可以包括形成在电荷存储元件上的第二介电层和形成在第二介电层上的控制栅极。 存储器件还可以包括在控制栅极和衬底上形成的层间电介质，其中层间电介质包括对紫外线辐射基本不透明的材料。

    Etch-back process for capping a polymer memory device
    10.
    发明授权
    Etch-back process for capping a polymer memory device 有权
    用于封盖聚合物存储器件的蚀刻工艺

    公开(公告)号：US07323418B1

    公开(公告)日：2008-01-29

    申请号：US11102004

    申请日：2005-04-08

    申请人： Minh Van Ngo ,  Angela T. Hui ,  Sergey D. Lopatin

    发明人： Minh Van Ngo ,  Angela T. Hui ,  Sergey D. Lopatin

    IPC分类号： H01L21/302

    CPC分类号： G11C13/0016 ,  G11C13/0014 ,  H01L27/2409 ,  H01L45/085 ,  H01L45/1233 ,  H01L45/14 ,  H01L45/1608 ,  H01L45/1683 ,  H01L51/0591

    摘要： The present invention leverages an etch-back process to provide an electrode cap for a polymer memory element. This allows the polymer memory element to be formed within a via embedded in layers formed on a substrate. By utilizing the etch-back process, the present invention provides tiny electrical contacts necessary for the proper functioning of polymer memory devices that utilize the vias. In one instance of the present invention, one or more via openings are formed in a dielectric layer to expose an underlying layer. A polymer layer is then formed within the via on the underlying layer with a top electrode material layer deposited over the polymer layer, filling the remaining portion of the via. Excess portions of the top electrode material are then removed by an etching process to form an electrode cap that provides an electrical contact point for the polymer memory element.

    摘要翻译： 本发明利用回蚀工艺来提供用于聚合物存储元件的电极帽。 这允许聚合物存储元件形成在嵌入在衬底上形成的层中的通孔内。 通过利用回蚀工艺，本发明提供了利用通孔的聚合物存储器件的适当功能所需的微小电触点。 在本发明的一个实例中，在电介质层中形成一个或多个通孔以露出下层。 然后在下层上的通孔内形成聚合物层，其中沉积在聚合物层上的顶部电极材料层填充通孔的剩余部分。 然后通过蚀刻工艺去除顶部电极材料的多余部分以形成提供聚合物存储元件的电接触点的电极帽。