利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

34 条记录 (耗时 0.022 秒)

    High-speed on-chip windowed centroiding using photodiode-based CMOS imager
    1.
    发明授权
    High-speed on-chip windowed centroiding using photodiode-based CMOS imager 有权
    使用基于光电二极管的CMOS成像器的高速片上窗口重心

    公开(公告)号：US06721464B2

    公开(公告)日：2004-04-13

    申请号：US10336701

    申请日：2003-01-03

    申请人： Bedabrata Pain ,  Chao Sun ,  Guang Yang ,  Thomas J. Cunningham ,  Bruce Hancock

    发明人： Bedabrata Pain ,  Chao Sun ,  Guang Yang ,  Thomas J. Cunningham ,  Bruce Hancock

    IPC分类号： G06K920

    CPC分类号： H04N5/374 ,  G06T5/20 ,  G06T7/66 ,  H04N5/3597 ,  H04N5/363

    摘要： A centroid computation system is disclosed. The system has an imager array, a switching network, computation elements, and a divider circuit. The imager array has columns and rows of pixels. The switching network is adapted to receive pixel signals from the image array. The plurality of computation elements operates to compute inner products for at least x and y centroids. The plurality of computation elements has only passive elements to provide inner products of pixel signals the switching network. The divider circuit is adapted to receive the inner products and compute the x and y centroids.

    摘要翻译： 公开了一种质心计算系统。 该系统具有成像器阵列，交换网络，计算元件和分频器电路。 成像器阵列具有列和像素行。 交换网络适于接收来自图像阵列的像素信号。 多个计算元素用于计算至少x和y个质心的内积。 多个计算元件仅具有无源元件以提供交换网络的像素信号的内积。 分频器电路适于接收内部产品并计算x和y重心。

    Photodiode CMOS imager with column-feedback soft-reset for imaging under ultra-low illumination and with high dynamic range
    2.
    发明授权
    Photodiode CMOS imager with column-feedback soft-reset for imaging under ultra-low illumination and with high dynamic range 有权
    光电二极管CMOS成像器，具有柱反馈软复位，可在超低照度和高动态范围内成像

    公开(公告)号：US07746383B2

    公开(公告)日：2010-06-29

    申请号：US10779144

    申请日：2004-02-12

    申请人： Bedabrata Pain ,  Thomas J. Cunningham ,  Bruce Hancock ,  Suresh Seshadri ,  Monico Ortiz ,  Guang Yang

    发明人： Bedabrata Pain ,  Thomas J. Cunningham ,  Bruce Hancock ,  Suresh Seshadri ,  Monico Ortiz ,  Guang Yang

    IPC分类号： H04N5/225 ,  H04N5/217 ,  H04N3/14 ,  H04N5/335

    CPC分类号： H04N5/363 ,  H04N5/357

    摘要： The present invention provides a CMOS imager with a reset scheme, by which a CMOS imager generates a sub-kTC noise so that read noise does not depend on the sense node capacitance. By using a column feedback circuit, reset noise can be suppressed to a negligible amount so that photogate APS or CCD-like circuits can achieve noise performance to very efficient value. This scheme allows increasing sense node capacitance without increasing the noise and also achieves a large full-well value without sacrificing read noise performance. The feedback circuit in one of the embodiment of the present invention is located at the column side of the circuit. This design provides a minimal change to the pixel. As a result quantum efficiency or pixel size is not compromised. The present invention allows a CMOS imager to capture scene with high intra-scene contracts under low illumination with high dynamic range.

    摘要翻译： 本发明提供了具有复位方案的CMOS成像器，CMOS成像器通过该方法产生子kTC噪声，使得读取噪声不依赖于感测节点电容。 通过使用列反馈电路，可以将复位噪声抑制到可忽略的量，使得光栅APS或类CCD电路可以实现非常有效的噪声性能。 该方案允许增加感测节点电容，而不增加噪声，并且还可以实现大的全阱值而不牺牲读取噪声性能。 本发明实施例之一的反馈电路位于电路的列侧。 此设计为像素提供了最小的变化。 因此量子效率或像素大小不会受到影响。 本发明允许CMOS成像器在具有高动态范围的低照度下捕获具有高的场景内契约的场景。

    Analog bus driver and multiplexer
    3.
    发明授权
    Analog bus driver and multiplexer 有权
    模拟总线驱动器和多路复用器

    公开(公告)号：US08164663B2

    公开(公告)日：2012-04-24

    申请号：US11454342

    申请日：2006-06-16

    申请人： Bedabrata Pain ,  Bruce Hancock ,  Thomas J. Cunningham

    发明人： Bedabrata Pain ,  Bruce Hancock ,  Thomas J. Cunningham

    IPC分类号： H04N3/14 ,  H04N5/335

    CPC分类号： H04N5/378 ,  H04N5/3651

    摘要： For a source-follower signal chain, the ohmic drop in the selection switch causes unacceptable voltage offset, non-linearity, and reduced small signal gain. For an op amp signal chain, the required bias current and the output noise rises rapidly with increasing the array format due to a rapid increase in the effective capacitance caused by the Miller effect boosting up the contribution of the bus capacitance. A new switched source-follower signal chain circuit overcomes limitations of existing op-amp based or source follower based circuits used in column multiplexers and data readout. This will improve performance of CMOS imagers, and focal plane read-out integrated circuits for detectors of infrared or ultraviolet light.

    摘要翻译： 对于源跟随器信号链，选择开关中的欧姆下降导致不可接受的电压偏移，非线性和减小的小信号增益。 对于运算放大器信号链，所需的偏置电流和输出噪声随着阵列格式的增加而迅速上升，这是由于由Miller效应引起的有效电容的快速增加而增加了总线电容的贡献。 新的开关源跟随信号链电路克服了在列复用器和数据读出中使用的现有的基于运算放大器或源极跟随器的电路的限制。 这将提高CMOS成像器的性能，以及用于红外或紫外光检测器的焦平面读出集成电路。

    High-speed on-chip windowed centroiding using photodiode-based CMOS imager
    5.
    发明授权
    High-speed on-chip windowed centroiding using photodiode-based CMOS imager 有权
    使用基于光电二极管的CMOS成像器的高速片上窗口重心

    公开(公告)号：US06519371B1

    公开(公告)日：2003-02-11

    申请号：US09677972

    申请日：2000-10-02

    申请人： Bedabrata Pain ,  Chao Sun ,  Guang Yang ,  Thomas J. Cunningham ,  Bruce Hancock

    发明人： Bedabrata Pain ,  Chao Sun ,  Guang Yang ,  Thomas J. Cunningham ,  Bruce Hancock

    IPC分类号： G06K936

    CPC分类号： H04N5/374 ,  G06T5/20 ,  G06T7/66 ,  H04N5/3597 ,  H04N5/363

    摘要： A centroid computation system is disclosed. The system has an imager array, a switching network, computation elements, and a divider circuit. The imager array has columns and rows of pixels. The switching network is adapted to receive pixel signals from the image array. The plurality of computation elements operates to compute inner products for at least x and y centroids. The plurality of computation elements has only passive elements to provide inner products of pixel signals the switching network. The divider circuit is adapted to receive the inner products and compute the x and y centroids.

    摘要翻译： 公开了一种质心计算系统。 该系统具有成像器阵列，交换网络，计算元件和分频器电路。 成像器阵列具有列和像素行。 交换网络适于接收来自图像阵列的像素信号。 多个计算元素用于计算至少x和y个质心的内积。 多个计算元件仅具有无源元件以提供交换网络的像素信号的内积。 分频器电路适于接收内部产品并计算x和y重心。

    NANO-MULTIPLICATION REGION AVALANCHE PHOTODIODES AND ARRAYS
    6.
    发明申请
    NANO-MULTIPLICATION REGION AVALANCHE PHOTODIODES AND ARRAYS 有权
    纳米多光谱区域和阵列

    公开(公告)号：US20090152681A1

    公开(公告)日：2009-06-18

    申请号：US12191843

    申请日：2008-08-14

    申请人： Xinyu Zheng ,  Bedabrata Pain ,  Thomas J. Cunningham

    发明人： Xinyu Zheng ,  Bedabrata Pain ,  Thomas J. Cunningham

    IPC分类号： H01L29/861

    CPC分类号： H01L31/107 ,  G01J1/42 ,  G01J1/44 ,  H01L27/14643

    摘要： An avalanche photodiode with a nano-scale reach-through structure comprising n-doped and p-doped regions, formed on a silicon island on an insulator, so that the avalanche photodiode may be electrically isolated from other circuitry on other silicon islands on the same silicon chip as the avalanche photodiode. For some embodiments, multiplied holes generated by an avalanche reduces the electric field in the depletion region of the n-doped and p-doped regions to bring about self-quenching of the avalanche photodiode. Other embodiments are described and claimed.

    摘要翻译： 一种具有纳米尺度到达结构的雪崩光电二极管，其包括形成在绝缘体上的硅岛上的n掺杂和p掺杂区域，使得雪崩光电二极管可以与其上的其他硅岛上的其它电路电隔离 硅片作为雪崩光电二极管。 对于一些实施例，由雪崩产生的倍增空穴减小了n掺杂区域和p掺杂区域的耗尽区域中的电场，以引起雪崩光电二极管的自熄。 描述和要求保护其他实施例。

    Nano-multiplication region avalanche photodiodes and arrays
    9.
    发明授权
    Nano-multiplication region avalanche photodiodes and arrays 有权
    纳米倍增区雪崩光电二极管和阵列

    公开(公告)号：US07928533B2

    公开(公告)日：2011-04-19

    申请号：US12191843

    申请日：2008-08-14

    申请人： Xinyu Zheng ,  Bedabrata Pain ,  Thomas J. Cunningham

    发明人： Xinyu Zheng ,  Bedabrata Pain ,  Thomas J. Cunningham

    IPC分类号： H01L29/66

    CPC分类号： H01L31/107 ,  G01J1/42 ,  G01J1/44 ,  H01L27/14643

    摘要： An avalanche photodiode with a nano-scale reach-through structure comprising n-doped and p-doped regions, formed on a silicon island on an insulator, so that the avalanche photodiode may be electrically isolated from other circuitry on other silicon islands on the same silicon chip as the avalanche photodiode. For some embodiments, multiplied holes generated by an avalanche reduces the electric field in the depletion region of the n-doped and p-doped regions to bring about self-quenching of the avalanche photodiode. Other embodiments are described and claimed.

    摘要翻译： 一种具有纳米尺度到达结构的雪崩光电二极管，其包括形成在绝缘体上的硅岛上的n掺杂和p掺杂区域，使得雪崩光电二极管可以与其上的其他硅岛上的其它电路电隔离 硅片作为雪崩光电二极管。 对于一些实施例，由雪崩产生的倍增空穴减小了n掺杂区域和p掺杂区域的耗尽区域中的电场，以引起雪崩光电二极管的自熄。 描述和要求保护其他实施例。