利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

42 条记录 (耗时 0.029 秒)

    Circuit pre-charge to sense a memory line
    9.
    发明授权
    Circuit pre-charge to sense a memory line 有权
    电路预充电以感测存储线

    公开(公告)号：US07948820B2

    公开(公告)日：2011-05-24

    申请号：US11951262

    申请日：2007-12-05

    申请人： Tien-Chun Yang ,  Yonggang Wu ,  Nian Yang

    发明人： Tien-Chun Yang ,  Yonggang Wu ,  Nian Yang

    IPC分类号： G11C7/00

    CPC分类号： G11C16/30 ,  G11C7/12 ,  G11C16/24

    摘要： Commonly, read times of a memory line are slowed due to voltage overshoot and/or voltage undershoot. To eliminate these problems, a control component can manage voltage while a leakage component manages timing of voltage. This allows for a line pre-charge that produces increase read times. The control component can implement as a variable resistor that modifies value to compensate for temperature. The leakage component can include a capacitor configuration that allows voltage to pass.

    摘要翻译： 通常，存储线的读取时间由于电压过冲和/或电压下冲而变慢。 为了消除这些问题，控制部件可以管理电压，同时泄漏部件管理电压的时序。 这允许产生增加读取时间的线路预充电。 控制组件可以实现一个可变电阻器来修改值来补偿温度。 泄漏部件可以包括允许电压通过的电容器配置。

    TRANSFER OF NON-ASSOCIATED INFORMATION ON FLASH MEMORY DEVICES
    10.
    发明申请
    TRANSFER OF NON-ASSOCIATED INFORMATION ON FLASH MEMORY DEVICES 有权
    在闪存存储器件上传输非相关信息

    公开(公告)号：US20080266926A1

    公开(公告)日：2008-10-30

    申请号：US11741996

    申请日：2007-04-30

    申请人： Nian Yang ,  Yonggang Wu ,  Tien-Chun Yang

    发明人： Nian Yang ,  Yonggang Wu ,  Tien-Chun Yang

    IPC分类号： G11C5/06

    CPC分类号： G11C8/12 ,  G11C7/12 ,  G11C7/18 ,  G11C16/24 ,  G11C2207/002

    摘要： Manners for transferring information within a flash memory device across a memory array are described. A controller retrieves information from a storage unit and then a decoder decodes the information. The information is set across a series of bitlines through a pass gate to a second controller. The bitlines are both associated with the storage unit as well as bitlines associated with other storage units. A series of transistors is associated with each bitline. Different transistors are active based on if the bitlines are associated with the currently used storage unit.

    摘要翻译： 描述了通过存储器阵列在闪速存储器件内传送信息的方式。 控制器从存储单元检索信息，然后解码器解码该信息。 信息通过一个通过门到一个第二个控制器的一系列位线设置。 位线都与存储单元相关联，以及与其他存储单元相关联的位线。 一系列晶体管与每个位线相关联。 基于如果位线与当前使用的存储单元相关联，不同的晶体管是有效的。