公开(公告)号：US06984556B2

公开(公告)日：2006-01-10

申请号：US10483423

申请日：2002-06-24

申请人： Christian Drabe ,  Jana Haensel ,  Anke Krasemann ,  Barbara Lorenz ,  Thomas Morgenstern ,  Torsten Schneider ,  Bruno Spuler

发明人： Christian Drabe ,  Jana Haensel ,  Anke Krasemann ,  Barbara Lorenz ,  Thomas Morgenstern ,  Torsten Schneider ,  Bruno Spuler

IPC分类号： H01L21/8242

CPC分类号： H01L27/10861 ,  H01L21/31116

摘要： A two-step etch process is used to form a vertical collar oxide within the upper portion of a trench capacitor. The first step uses CF4/SiF4/O2 chemistry and ends when the bottom of the collar within the trench is opened although a thin oxide layer still remains on the surface of the PAD-nitride. The second etch step uses C4F8 chemistry to completely remove the remaining silicon oxide layer. The process provides a good uniformity in thickness of the PAD-nitride layer and sufficient collar oxide thickness in the very top section of the collar oxide. The process is applicable for manufacturing deep trench capacitors for DRAM devices.

摘要翻译： 使用两步蚀刻工艺在沟槽电容器的上部形成垂直环形氧化物。 第一步使用CF 4 / SiF 4 / O 2化学物质，并且当沟槽内的套环的底部打开时结束，尽管薄 氧化物层仍然保留在PAD氮化物的表面上。 第二蚀刻步骤使用C 4 S 8 N 8化学物质完全除去剩余的氧化硅层。 该方法在环氧化物的最上部提供了PAD-氮化物层的厚度均匀性和足够的环氧化物厚度。 该工艺适用于制造用于DRAM器件的深沟槽电容器。

公开(公告)号：US06245640B1

公开(公告)日：2001-06-12

申请号：US09407263

申请日：1999-09-27

申请人： Wilhelm Claussen ,  Barbara Lorenz ,  Klaus Penner ,  Mirko Vogt ,  Hans-Peter Sperlich

发明人： Wilhelm Claussen ,  Barbara Lorenz ,  Klaus Penner ,  Mirko Vogt ,  Hans-Peter Sperlich

IPC分类号： H01L2176

CPC分类号： H01L21/76224 ,  H01L21/3081 ,  H01L21/31111

摘要： An antireflection layer, preferably a dielectric antireflection layer, is applied by PECVD to a hard mask layer which is composed of doped silicon oxide, with no interruption of the vacuum. The silicon oxide layer is then patterned to form a hard mask and, by way of example, a deep trench etching is performed. The hard mask is removed using an HF/H2SO4 mixture or using an HF/ethylene glycol (EG) mixture at a high etching rate. If the HF/EG mixture is used, an intermediate layer that may be disposed underneath can simultaneously be etched back by a predetermined amount. The integration of two wet etching steps constitutes a major simplification compared with the previous wet etching methods in two different installations.

摘要翻译： 通过PECVD将抗反射层，优选介电抗反射层施加到由掺杂的氧化硅组成的硬掩模层，而不会中断真空。 然后将氧化硅层图案化以形成硬掩模，并且作为示例，执行深沟槽蚀刻。 使用HF / H 2 SO 4混合物或以高蚀刻速率使用HF /乙二醇（EG）混合物除去硬掩模。 如果使用HF / EG混合物，则可以设置在下面的中间层可以同时被回蚀预定量。 与两个不同的安装中的以前的湿式蚀刻方法相比，两个湿蚀刻步骤的整合构成了一个主要的简化。

公开(公告)号：US20050148171A1

公开(公告)日：2005-07-07

申请号：US11010186

申请日：2004-12-10

申请人： Dietmar Temmler ,  Barbara Lorenz ,  Daniel Koehler ,  Matthias Foerster

发明人： Dietmar Temmler ,  Barbara Lorenz ,  Daniel Koehler ,  Matthias Foerster

IPC分类号： H01L21/28 ,  H01L21/02 ,  H01L21/311 ,  H01L21/334 ,  H01L21/4763 ,  H01L21/76 ,  H01L21/762 ,  H01L21/768 ,  H01L21/8242 ,  H01L27/108

CPC分类号： H01L21/76877 ,  H01L21/31116 ,  H01L21/76224 ,  H01L21/76837 ,  H01L21/76843 ,  H01L21/76865 ,  H01L27/10861 ,  H01L27/1087 ,  H01L28/60 ,  H01L28/84 ,  H01L29/66181

摘要： A method teaches how to fill trench structures formed in a semiconductor substrate. The trench structures are coated in a first deposition process with a first primary filling layer with a high conformity and minimal roughness. A V etching reaching down to a predetermined depth of the trench structure is subsequently performed in order to produce a V-profile.

摘要翻译： 一种方法教导了如何填充形成在半导体衬底中的沟槽结构。 沟槽结构在具有高一致性和最小粗糙度的第一初级填充层的第一沉积工艺中被涂覆。 随后进行达到沟槽结构的预定深度的V蚀刻，以便产生V形轮廓。

公开(公告)号：US07265025B2

公开(公告)日：2007-09-04

申请号：US11010186

申请日：2004-12-10

申请人： Dietmar Temmler ,  Barbara Lorenz ,  Daniel Koehler ,  Matthias Foerster

发明人： Dietmar Temmler ,  Barbara Lorenz ,  Daniel Koehler ,  Matthias Foerster

IPC分类号： H01L21/76

CPC分类号： H01L21/76877 ,  H01L21/31116 ,  H01L21/76224 ,  H01L21/76837 ,  H01L21/76843 ,  H01L21/76865 ,  H01L27/10861 ,  H01L27/1087 ,  H01L28/60 ,  H01L28/84 ,  H01L29/66181

摘要： A method teaches how to fill trench structures formed in a semiconductor substrate. The trench structures are coated in a first deposition process with a first primary filling layer with a high conformity and minimal roughness. A V etching reaching down to a predetermined depth of the trench structure is subsequently performed in order to produce a V-profile.

摘要翻译： 一种方法教导了如何填充形成在半导体衬底中的沟槽结构。 沟槽结构在具有高一致性和最小粗糙度的第一初级填充层的第一沉积工艺中被涂覆。 随后进行达到沟槽结构的预定深度的V蚀刻，以便产生V形轮廓。

公开(公告)号：US20060264054A1

公开(公告)日：2006-11-23

申请号：US11100325

申请日：2005-04-06

申请人： Martin Gutsche ,  Thomas Hecht ,  Harald Seidl ,  Uwe Rudolph ,  Barbara Lorenz ,  Elisabeth Weikmann

发明人： Martin Gutsche ,  Thomas Hecht ,  Harald Seidl ,  Uwe Rudolph ,  Barbara Lorenz ,  Elisabeth Weikmann

IPC分类号： H01L21/465

CPC分类号： H01L21/30655 ,  H01L21/743 ,  H01L21/76898

摘要： The present invention relates to a method for etching a trench in a semiconductor substrate. More specifically, the present invention relates to a method for etching deep trenches such as those having aspect ratios of 30 and higher. According to embodiments of the invention, a method for etching a trench in a semiconductor substrate includes a first etch cycle wherein the trench is etched to a first depth. Thereafter, a protective liner is deposited on at least the upper part of the trench's sidewalls. The protective liner includes inorganic material. During at least one second etch cycle, the trench is etched to its final depth.

摘要翻译： 本发明涉及一种用于蚀刻半导体衬底中的沟槽的方法。 更具体地说，本发明涉及一种蚀刻深沟槽的方法，例如具有30或更高的纵横比的那些。 根据本发明的实施例，用于蚀刻半导体衬底中的沟槽的方法包括第一蚀刻循环，其中沟槽被蚀刻到第一深度。 此后，保护性衬垫至少沉积在沟槽侧壁的上部。 保护性衬垫包括无机材料。 在至少一个第二蚀刻周期期间，将沟槽蚀刻到其最终深度。