-
1.发明授权公开(公告)号：US07490308B2
公开(公告)日：2009-02-10
申请号：US11278162
申请日：2006-03-31
申请人： Christopher J. Gonzalez , Michael S. Gray , Matthew T. Guzowski , Jason D. Hibbeler , Stephen I. Runyon , Xiaoyun K. Wu
发明人： Christopher J. Gonzalez , Michael S. Gray , Matthew T. Guzowski , Jason D. Hibbeler , Stephen I. Runyon , Xiaoyun K. Wu
IPC分类号： G06F17/50
CPC分类号： G06F17/5072 , G06F2217/08
摘要： A method of modifying a VLSI layout for performance optimization includes defining a revised set of ground rules for a plurality of original device shapes to be modified and flattening the plurality of original device shapes to a prime cell. A layout optimization operation is performed on the flattened device shapes, based on the revised set of ground rules, so as to create a plurality of revised device shapes. An overlay cell is then created from a difference between the revised device shapes and the original device shapes.
摘要翻译： 修改用于性能优化的VLSI布局的方法包括为要修改的多个原始设备形状定义修改的基本规则集，并将多个原始设备形状平坦化为主单元。 基于经修改的基础规则集，对平坦化的设备形状执行布局优化操作，以便创建多个修改的设备形状。 然后从修改的设备形状和原始设备形状之间的差异创建覆盖单元。
-
公开(公告)号：US07602635B2
公开(公告)日：2009-10-13
申请号：US11947092
申请日：2007-11-29
IPC分类号： G11C11/00
CPC分类号： G11C11/4125 , G11C11/413
摘要： A design structure for a static random access memory (SRAM) circuit includes first SRAM cell and a second SRAM cell that are configured to operate in a shared mode and/or an independent mode. In one example, a shared mode includes the sharing of a memory node of a first SRAM cell. In another example, an independent mode includes isolating a first SRAM cell from a second SRAM cell such that they operate independently.
摘要翻译： 静态随机存取存储器（SRAM）电路的设计结构包括被配置为在共享模式和/或独立模式下操作的第一SRAM单元和第二SRAM单元。 在一个示例中，共享模式包括共享第一SRAM单元的存储器节点。 在另一示例中，独立模式包括将第一SRAM单元与第二SRAM单元隔离开，使得它们独立工作。
-
公开(公告)号：US20120030481A1
公开(公告)日：2012-02-02
申请号：US12844372
申请日：2010-07-27
申请人： Pradip Bose , Alper Buyuktosunoglu , Christopher J. Gonzalez , Moinuddin K. Qureshi , Victor Zyuban
发明人： Pradip Bose , Alper Buyuktosunoglu , Christopher J. Gonzalez , Moinuddin K. Qureshi , Victor Zyuban
IPC分类号： G06F1/26
CPC分类号： G06F1/3206 , G06F1/324 , G06F1/3296 , Y02D10/126
摘要： A mechanism is provided for approximating data switching activity in a data processing system. A data switching activity identification mechanism in the data processing system receives an identification of a set of data storage devices and a set of bits in the set of data storage devices in the data processing system to be monitored for the data switching activity. The data switching activity identification mechanism sums a count of the identified bits that have changed state for the data storage device along with other counts of the identified bits that have changed state for other data storage devices in the set of data storage devices to form an approximation of data switching activity. A power manager in the data processing system then adjusts a set of operational parameters associated with the data processing system using the approximation of data switching activity.
摘要翻译： 提供了一种用于近似数据处理系统中的数据交换活动的机制。 数据处理系统中的数据交换活动识别机制在数据处理系统中接收数据存储设备的集合的标识和数据存储设备中的一组位，以对数据交换活动进行监控。 数据交换活动识别机制对数据存储装置的已改变状态的已识别比特的计数与数据存储装置中的其他数据存储装置的已改变状态的识别比特的其他计数相加以形成近似值 的数据交换活动。 数据处理系统中的电源管理器然后使用数据交换活动的近似来调整与数据处理系统相关联的一组操作参数。
-
4.发明授权公开(公告)号：US07836418B2
公开(公告)日：2010-11-16
申请号：US12053923
申请日：2008-03-24
CPC分类号： G06F17/5031
摘要： The invention generally relates to integrated circuit design, and more particularly to systems and methods for providing power optimization in a hierarchical netlist. A method includes generating a hierarchical netlist of the design, wherein the design includes a plurality of macros. The method also includes determining the timing slack of each path of the design. For each pin of each one of the plurality of macros, the method includes: determining the worst timing path; determining the slack value of the worst timing path; determining the subset of macros of the plurality of macros associated with the worst timing path; determining an apportionment parameter for each one of the subset of macros; determining a distribution of the slack amongst the subset of macros based upon the respective apportionment parameters; and adjusting timing assertions for each one of the subset of macros based upon the distribution of the slack.
摘要翻译： 本发明一般涉及集成电路设计，更具体地涉及用于在分级网表中提供功率优化的系统和方法。 一种方法包括生成设计的分级网表，其中该设计包括多个宏。 该方法还包括确定设计的每个路径的定时松弛。 对于多个宏中的每一个的每个引脚，该方法包括：确定最差的定时路径; 确定最差定时路径的松弛值; 确定与最差定时路径相关联的多个宏的宏的子集; 确定宏的子集中的每一个的分配参数; 基于相应的分配参数来确定宏的子集中的松弛的分布; 以及基于所述松弛的分布调整所述宏子集中的每一个的时序断言。
-
公开(公告)号：US07450413B2
公开(公告)日：2008-11-11
申请号：US11463917
申请日：2006-08-11
IPC分类号： G11C11/40
CPC分类号： G11C11/412
摘要： A static random access memory (SRAM) circuit includes first SRAM cell and a second SRAM cell that are configured to operate in a shared mode and/or an independent mode. In one example, a shared mode includes the sharing of a memory node of a first SRAM cell. In another example, an independent mode includes isolating a first SRAM cell from a second SRAM cell such that they operate independently.
摘要翻译： 静态随机存取存储器（SRAM）电路包括被配置为在共享模式和/或独立模式下操作的第一SRAM单元和第二SRAM单元。 在一个示例中，共享模式包括共享第一SRAM单元的存储器节点。 在另一示例中，独立模式包括将第一SRAM单元与第二SRAM单元隔离开，使得它们独立工作。
-
公开(公告)号：US07715222B2
公开(公告)日：2010-05-11
申请号：US12210712
申请日：2008-09-15
IPC分类号： G11C11/40
CPC分类号： G11C11/412
摘要： A static random access memory (SRAM) circuit includes first SRAM cell and a second SRAM cell that are configured to operate in a shared mode and/or an independent mode. In one example, a shared mode includes the sharing of a memory node of a first SRAM cell. In another example, an independent mode includes isolating a first SRAM cell from a second SRAM cell such that they operate independently.
摘要翻译： 静态随机存取存储器（SRAM）电路包括被配置为在共享模式和/或独立模式下操作的第一SRAM单元和第二SRAM单元。 在一个示例中，共享模式包括共享第一SRAM单元的存储器节点。 在另一示例中，独立模式包括将第一SRAM单元与第二SRAM单元隔离开，使得它们独立工作。
-
公开(公告)号：US20090141536A1
公开(公告)日：2009-06-04
申请号：US11947092
申请日：2007-11-29
IPC分类号： G11C11/00
CPC分类号： G11C11/4125 , G11C11/413
摘要： A design structure for a static random access memory (SRAM) circuit includes first SRAM cell and a second SRAM cell that are configured to operate in a shared mode and/or an independent mode. In one example, a shared mode includes the sharing of a memory node of a first SRAM cell. In another example, an independent mode includes isolating a first SRAM cell from a second SRAM cell such that they operate independently.
摘要翻译： 静态随机存取存储器（SRAM）电路的设计结构包括被配置为在共享模式和/或独立模式下操作的第一SRAM单元和第二SRAM单元。 在一个示例中，共享模式包括共享第一SRAM单元的存储器节点。 在另一示例中，独立模式包括将第一SRAM单元与第二SRAM单元隔离开，使得它们独立工作。
-
公开(公告)号：US20080037313A1
公开(公告)日：2008-02-14
申请号：US11463917
申请日：2006-08-11
IPC分类号： G11C11/00
CPC分类号： G11C11/412
摘要： A static random access memory (SRAM) circuit includes first SRAM cell and a second SRAM cell that are configured to operate in a shared mode and/or an independent mode. In one example, a shared mode includes the sharing of a memory node of a first SRAM cell. In another example, an independent mode includes isolating a first SRAM cell from a second SRAM cell such that they operate independently.
摘要翻译： 静态随机存取存储器（SRAM）电路包括被配置为在共享模式和/或独立模式下操作的第一SRAM单元和第二SRAM单元。 在一个示例中，共享模式包括共享第一SRAM单元的存储器节点。 在另一示例中，独立模式包括将第一SRAM单元与第二SRAM单元隔离开，使得它们独立工作。
-
公开(公告)号：US08458501B2
公开(公告)日：2013-06-04
申请号：US12844372
申请日：2010-07-27
申请人： Pradip Bose , Alper Buyuktosunoglu , Christopher J. Gonzalez , Moinuddin K. Qureshi , Victor Zyuban
发明人： Pradip Bose , Alper Buyuktosunoglu , Christopher J. Gonzalez , Moinuddin K. Qureshi , Victor Zyuban
CPC分类号： G06F1/3206 , G06F1/324 , G06F1/3296 , Y02D10/126
摘要： A mechanism is provided for approximating data switching activity in a data processing system. A data switching activity identification mechanism in the data processing system receives an identification of a set of data storage devices and a set of bits in the set of data storage devices in the data processing system to be monitored for the data switching activity. The data switching activity identification mechanism sums a count of the identified bits that have changed state for the data storage device along with other counts of the identified bits that have changed state for other data storage devices in the set of data storage devices to form an approximation of data switching activity. A power manager in the data processing system then adjusts a set of operational parameters associated with the data processing system using the approximation of data switching activity.
摘要翻译： 提供了一种用于近似数据处理系统中的数据交换活动的机制。 数据处理系统中的数据交换活动识别机制在数据处理系统中接收数据存储设备的集合的标识和数据存储设备中的一组位，以对数据交换活动进行监控。 数据交换活动识别机制对数据存储装置的已改变状态的已识别比特的计数与数据存储装置中的其他数据存储装置的已改变状态的识别比特的其他计数相加以形成近似值 的数据交换活动。 数据处理系统中的电源管理器然后使用数据交换活动的近似来调整与数据处理系统相关联的一组操作参数。
-
10.发明申请Design Structure for a Circuit and Method to Measure Threshold Voltage Distributions in SRAM Devices 审中-公开电路设计结构和测量SRAM器件中阈值电压分布的方法公开(公告)号：US20090144677A1
公开(公告)日：2009-06-04
申请号：US11947180
申请日：2007-11-29
IPC分类号： G11C29/54
CPC分类号： G11C29/50 , G11C11/41 , G11C29/50004 , G11C29/54
摘要： A design structure for a circuit for inline testing of memory devices which provides information on the variation of the threshold voltage. The design structure for the circuit includes an array of ring oscillators with a series of inverters, which already exist in the memory device. A control logic systematically steps through all of the ring oscillators by enabling each inverter and toggling the input. The mean frequency and its distribution is measured and recorded in an output circuit. The threshold voltage variation in the memory device is deduced from the ring oscillators. The circuit additionally includes two inverters place external of the memory device. Each ring oscillator is coupled to an inverter. The inverter preconditions the elements of the ring oscillator to prevent a resistive divider between the two transistors.
摘要翻译： 用于在线测试存储器件的电路的设计结构，其提供关于阈值电压变化的信息。 电路的设计结构包括具有一系列逆变器的环形振荡器阵列，其已经存在于存储器件中。 控制逻辑通过启用每个反相器并切换输入来系统地遍历所有环形振荡器。 平均频率及其分布被测量并记录在输出电路中。 从环形振荡器推导出存储器件中的阈值电压变化。 该电路还包括位于存储器件外部的两个反相器。 每个环形振荡器耦合到一个反相器。 逆变器预先调节环形振荡器的元件，以防止两个晶体管之间的电阻分压器。
-
-
-
-
-
-
-
-
-
搜索结果
14 条记录 (耗时 0.027 秒)
