公开(公告)号：US20120049247A1

公开(公告)日：2012-03-01

申请号：US12872642

申请日：2010-08-31

申请人： Da-Yuan Lee ,  Kuang-Yuan Hsu ,  Matt Yeh ,  Yi-Chen Huang ,  Fan-Yi Hsu ,  Hui Ouyang ,  Ming-Jie Huang ,  Shin Hsien Liao

发明人： Da-Yuan Lee ,  Kuang-Yuan Hsu ,  Matt Yeh ,  Yi-Chen Huang ,  Fan-Yi Hsu ,  Hui Ouyang ,  Ming-Jie Huang ,  Shin Hsien Liao

IPC分类号： H01L29/772 ,  H01L21/28

CPC分类号： H01L29/66545 ,  H01L21/28114 ,  H01L29/42376 ,  H01L29/495 ,  H01L29/4966 ,  H01L29/6656

摘要： A method of fabricating a semiconductor device is illustrated. A modified profile opening is formed on a substrate. The modified profile opening includes a first width proximate a surface of the substrate and a second width opposing the substrate. The second width is greater than the first width. A metal gate electrode is formed by filling the modified profile opening with a conductive material. A semiconductor device is also described, the device having a metal gate structure with a first width and a second, differing, width.

摘要翻译： 示出了制造半导体器件的方法。 改进的型材开口形成在基板上。 改进的型材开口包括靠近基材的表面的第一宽度和与基材相对的第二宽度。 第二宽度大于第一宽度。 通过用导电材料填充改性型材开口形成金属栅电极。 还描述了一种半导体器件，该器件具有第一宽度和第二宽度不同的金属栅极结构。

公开(公告)号：US08329546B2

公开(公告)日：2012-12-11

申请号：US12872642

申请日：2010-08-31

申请人： Da-Yuan Lee ,  Kuang-Yuan Hsu ,  Matt Yeh ,  Yi-Chen Huang ,  Fan-Yi Hsu ,  Hui Ouyang ,  Ming-Jie Huang ,  Shin Hsien Liao

发明人： Da-Yuan Lee ,  Kuang-Yuan Hsu ,  Matt Yeh ,  Yi-Chen Huang ,  Fan-Yi Hsu ,  Hui Ouyang ,  Ming-Jie Huang ,  Shin Hsien Liao

IPC分类号： H01L21/336 ,  H01L21/3213

CPC分类号： H01L29/66545 ,  H01L21/28114 ,  H01L29/42376 ,  H01L29/495 ,  H01L29/4966 ,  H01L29/6656

摘要： A method of fabricating a semiconductor device is illustrated. A modified profile opening is formed on a substrate. The modified profile opening includes a first width proximate a surface of the substrate and a second width opposing the substrate. The second width is greater than the first width. A metal gate electrode is formed by filling the modified profile opening with a conductive material. A semiconductor device is also described, the device having a metal gate structure with a first width and a second, differing, width.

摘要翻译： 示出了制造半导体器件的方法。 改进的型材开口形成在基板上。 改进的型材开口包括靠近基材的表面的第一宽度和与基材相对的第二宽度。 第二宽度大于第一宽度。 通过用导电材料填充改性型材开口形成金属栅电极。 还描述了一种半导体器件，该器件具有第一宽度和第二宽度不同的金属栅极结构。

公开(公告)号：US08367563B2

公开(公告)日：2013-02-05

申请号：US12575280

申请日：2009-10-07

申请人： Matt Yeh ,  Hui Ouyang ,  Da-Yuan Lee ,  Kuang Yuan Hsu ,  Hun-Jan Tao ,  Xiong-Fei Yu

发明人： Matt Yeh ,  Hui Ouyang ,  Da-Yuan Lee ,  Kuang Yuan Hsu ,  Hun-Jan Tao ,  Xiong-Fei Yu

IPC分类号： H01L21/3205

CPC分类号： H01L29/401 ,  H01L21/823828 ,  H01L21/823835 ,  H01L21/823842 ,  H01L29/66545

摘要： A method for fabricating a semiconductor device is disclosed. In one embodiment, the method may include providing a substrate; forming a gate structure including a first dummy gate over the substrate; removing the first dummy gate from the gate structure to form a trench; forming an interfacial layer, high-k dielectric layer, and capping layer to partially fill in the trench; forming a second dummy gate over the capping layer, wherein the second dummy gate fills the trench; and replacing the second dummy gate with a metal gate. In one embodiment, the method may include providing a substrate; forming an interfacial layer over the substrate; forming a high-k dielectric layer over the interfacial layer; forming an etch stop layer over the high-k dielectric layer; forming a capping layer including a low thermal budget silicon over the etch stop layer; forming a dummy gate layer over the capping layer; forming a gate structure; and performing a gate replacement process.

摘要翻译： 公开了一种制造半导体器件的方法。 在一个实施例中，该方法可以包括提供衬底; 在所述衬底上形成包括第一虚拟栅极的栅极结构; 从栅极结构去除第一伪栅极以形成沟槽; 形成界面层，高k电介质层和覆盖层以部分地填充在沟槽中; 在所述覆盖层上形成第二虚拟栅极，其中所述第二伪栅极填充所述沟槽; 并用金属栅极替换第二虚拟栅极。 在一个实施例中，该方法可以包括提供衬底; 在衬底上形成界面层; 在界面层上形成高k电介质层; 在所述高k电介质层上形成蚀刻停止层; 在所述蚀刻停止层上形成包括低热预算硅的覆盖层; 在覆盖层上形成虚拟栅极层; 形成栅极结构; 并进行门更换处理。

公开(公告)号：US20110081774A1

公开(公告)日：2011-04-07

申请号：US12575280

申请日：2009-10-07

申请人： Matt Yeh ,  Hui Ouyang ,  Da-Yuan Lee ,  Kuang Yuan Hsu ,  Hun-Jan Tao ,  Xiong-Fei Yu

发明人： Matt Yeh ,  Hui Ouyang ,  Da-Yuan Lee ,  Kuang Yuan Hsu ,  Hun-Jan Tao ,  Xiong-Fei Yu

IPC分类号： H01L21/28

CPC分类号： H01L29/401 ,  H01L21/823828 ,  H01L21/823835 ,  H01L21/823842 ,  H01L29/66545

摘要： A method for fabricating a semiconductor device is disclosed. In one embodiment, the method may include providing a substrate; forming a gate structure including a first dummy gate over the substrate; removing the first dummy gate from the gate structure to form a trench; forming an interfacial layer, high-k dielectric layer, and capping layer to partially fill in the trench; forming a second dummy gate over the capping layer, wherein the second dummy gate fills the trench; and replacing the second dummy gate with a metal gate. In one embodiment, the method may include providing a substrate; forming an interfacial layer over the substrate; forming a high-k dielectric layer over the interfacial layer; forming an etch stop layer over the high-k dielectric layer; forming a capping layer including a low thermal budget silicon over the etch stop layer; forming a dummy gate layer over the capping layer; forming a gate structure; and performing a gate replacement process.

摘要翻译： 公开了一种制造半导体器件的方法。 在一个实施例中，该方法可以包括提供衬底; 在所述衬底上形成包括第一虚拟栅极的栅极结构; 从栅极结构去除第一伪栅极以形成沟槽; 形成界面层，高k电介质层和覆盖层以部分地填充在沟槽中; 在所述覆盖层上形成第二虚拟栅极，其中所述第二伪栅极填充所述沟槽; 并用金属栅极替换第二虚拟栅极。 在一个实施例中，该方法可以包括提供衬底; 在衬底上形成界面层; 在界面层上形成高k电介质层; 在所述高k电介质层上形成蚀刻停止层; 在所述蚀刻停止层上形成包括低热预算硅的覆盖层; 在覆盖层上形成虚拟栅极层; 形成栅极结构; 并进行门更换处理。

公开(公告)号：US08173504B2

公开(公告)日：2012-05-08

申请号：US12758491

申请日：2010-04-12

申请人： Matt Yeh ,  Fan-Yi Hsu ,  Shun Wu Lin ,  Hui Ouyang ,  Chi-Ming Yang

发明人： Matt Yeh ,  Fan-Yi Hsu ,  Shun Wu Lin ,  Hui Ouyang ,  Chi-Ming Yang

IPC分类号： H01L21/8238

CPC分类号： H01L21/823828 ,  H01L21/26513 ,  H01L21/26586 ,  H01L21/28035 ,  H01L21/823807 ,  H01L21/823814 ,  H01L21/823842 ,  H01L29/165 ,  H01L29/4916 ,  H01L29/66545 ,  H01L29/6659 ,  H01L29/66636 ,  H01L29/7834 ,  H01L29/7848

摘要： A method for fabricating an integrated device is disclosed. A polysilicon gate electrode layer is provided on a substrate. In an embodiment, a treatment is provided on the polysilicon gate electrode layer to introduce species in the gate electrode layer and form an electrically neutralized portion therein. Then, a hard mask layer with limited thickness is applied on the treated polysilicon gate electrode layer. A tilt angle ion implantation is thus performing on the substrate after patterning the hard mask layer and the treated polysilicon gate electrode to from a gate structure.

摘要翻译： 公开了一种用于制造集成器件的方法。 在基板上设置多晶硅栅电极层。 在一个实施例中，在多晶硅栅极电极层上提供处理以在栅电极层中引入物质并在其中形成电中和部分。 然后，将具有有限厚度的硬掩模层施加在经处理的多晶硅栅极电极层上。 因此，在将硬掩模层和经处理的多晶硅栅电极图案化之后，在栅极结构上对基板进行倾斜角度离子注入。

公开(公告)号：US20100124823A1

公开(公告)日：2010-05-20

申请号：US12275082

申请日：2008-11-20

申请人： Matt Yeh ,  Fan-Yi Hsu ,  Shun Wu Lin ,  Shu-Yuan Ku ,  Hui Ouyang

发明人： Matt Yeh ,  Fan-Yi Hsu ,  Shun Wu Lin ,  Shu-Yuan Ku ,  Hui Ouyang

IPC分类号： H01L21/302 ,  H01L21/71

CPC分类号： H01L21/32134 ,  H01L21/02071 ,  H01L21/28035 ,  H01L21/823828 ,  H01L21/82385 ,  H01L27/11 ,  H01L29/66583

摘要： A method is provided for fabricating a semiconductor device. The method includes removing a silicon material from a gate structure located on a substrate through a cycle including: etching the silicon material to remove a portion thereof, where the substrate is spun at a spin rate, applying a cleaning agent to the substrate, and drying the substrate; and repeating the cycle, where a subsequent cycle includes a subsequent spin rate for spinning the substrate during the etching and where the subsequent spin rate does not exceed the spin rate of the previous cycle.

摘要翻译： 提供了制造半导体器件的方法。 该方法包括通过循环从位于衬底上的栅极结构去除硅材料，包括：蚀刻硅材料以除去其中的一部分，其中衬底以旋转速率纺丝，向衬底施加清洁剂，并干燥 基材; 并重复该循环，其中随后的循环包括用于在蚀刻期间旋转衬底的随后旋转速率，并且其中随后的旋转速率不超过先前循环的旋转速率。

公开(公告)号：US08415254B2

公开(公告)日：2013-04-09

申请号：US12275082

申请日：2008-11-20

申请人： Matt Yeh ,  Fan-Yi Hsu ,  Shun Wu Lin ,  Shu-Yuan Ku ,  Hui Ouyang

发明人： Matt Yeh ,  Fan-Yi Hsu ,  Shun Wu Lin ,  Shu-Yuan Ku ,  Hui Ouyang

IPC分类号： H01L21/302

CPC分类号： H01L21/32134 ,  H01L21/02071 ,  H01L21/28035 ,  H01L21/823828 ,  H01L21/82385 ,  H01L27/11 ,  H01L29/66583

摘要： A method is provided for fabricating a semiconductor device. The method includes removing a silicon material from a gate structure located on a substrate through a cycle including: etching the silicon material to remove a portion thereof, where the substrate is spun at a spin rate, applying a cleaning agent to the substrate, and drying the substrate; and repeating the cycle, where a subsequent cycle includes a subsequent spin rate for spinning the substrate during the etching and where the subsequent spin rate does not exceed the spin rate of the previous cycle.

摘要翻译： 提供了制造半导体器件的方法。 该方法包括通过循环从位于衬底上的栅极结构去除硅材料，包括：蚀刻硅材料以除去其中的一部分，其中衬底以旋转速率纺丝，向衬底施加清洁剂，并干燥 基材; 并重复该循环，其中随后的循环包括用于在蚀刻期间旋转衬底的随后旋转速率，并且其中随后的旋转速率不超过先前循环的旋转速率。

公开(公告)号：US20070184669A1

公开(公告)日：2007-08-09

申请号：US11732883

申请日：2007-04-04

申请人： Yi-Chen Huang ,  Chien Fu ,  Ming-Hong Hsieh ,  Hui Ouyang ,  Yi-Nien Su ,  Hun-Jan Tao

发明人： Yi-Chen Huang ,  Chien Fu ,  Ming-Hong Hsieh ,  Hui Ouyang ,  Yi-Nien Su ,  Hun-Jan Tao

IPC分类号： H01L21/31 ,  H01L21/469

CPC分类号： H01L21/76865 ,  H01L21/76808 ,  H01L21/76843 ,  H01L21/76846 ,  H01L21/76862

摘要： Via hole and trench structures and fabrication methods are disclosed. The structure includes a conductive layer in a dielectric layer, and a via structure in the dielectric layer contacting a portion of a surface of the conductive layer. The via structure includes the conductive liner contacting the portion of the surface of the first conductive layer. A trench structure is formed on the via structure in the dielectric without the conductive liner layer in the trench.

摘要翻译： 公开了通孔和沟槽结构和制造方法。 该结构包括电介质层中的导电层，以及介电层中与导电层表面的一部分接触的通孔结构。 通孔结构包括与第一导电层的表面的部分接触的导电衬垫。 在电介质中的通孔结构上形成沟槽结构，而沟槽中没有导电衬垫层。

公开(公告)号：US07436009B2

公开(公告)日：2008-10-14

申请号：US11732883

申请日：2007-04-04

申请人： Yi-Chen Huang ,  Chien-Chung Fu ,  Ming-Hong Hsieh ,  Hui Ouyang ,  Yi-Nien Su ,  Hun-Jan Tao

发明人： Yi-Chen Huang ,  Chien-Chung Fu ,  Ming-Hong Hsieh ,  Hui Ouyang ,  Yi-Nien Su ,  Hun-Jan Tao

IPC分类号： H01L29/06

CPC分类号： H01L21/76865 ,  H01L21/76808 ,  H01L21/76843 ,  H01L21/76846 ,  H01L21/76862

摘要： Via hole and trench structures and fabrication methods are disclosed. The structure includes a conductive layer in a dielectric layer, and a via structure in the dielectric layer contacting a portion of a surface of the conductive layer. The via structure includes the conductive liner contacting the portion of the surface of the first conductive layer. A trench structure is formed on the via structure in the dielectric without the conductive liner layer in the trench.

摘要翻译： 公开了通孔和沟槽结构和制造方法。 该结构包括电介质层中的导电层，以及介电层中与导电层表面的一部分接触的通孔结构。 通孔结构包括与第一导电层的表面的部分接触的导电衬垫。 在电介质中的通孔结构上形成沟槽结构，而沟槽中没有导电衬垫层。

公开(公告)号：US07217663B2

公开(公告)日：2007-05-15

申请号：US11039043

申请日：2005-01-18

申请人： Yi-Chen Huang ,  Chien Chung Fu ,  Ming-Hong Hsieh ,  Hui Ouyang ,  Yi-Nien Su ,  Hun-Jan Tao

发明人： Yi-Chen Huang ,  Chien Chung Fu ,  Ming-Hong Hsieh ,  Hui Ouyang ,  Yi-Nien Su ,  Hun-Jan Tao

IPC分类号： H01L21/302

CPC分类号： H01L21/76865 ,  H01L21/76808 ,  H01L21/76843 ,  H01L21/76846 ,  H01L21/76862

摘要： Via hole and trench structures and fabrication methods are disclosed. The structure comprises a conductive layer in a dielectric layer, and a via hole in the dielectric layer for exposing a portion of a surface of the conductive layer. A conductive liner covers the exposed surface of the first conductive layer. A trench is formed on the via hole in the dielectric without the conductive liner layer in the trench. Dual damascene structures and fabrications methods are also disclosed. Following the fabrication methods of the via hole and trench structures, a conductive layer is further formed in the via hole and trench structures.

摘要翻译： 公开了通孔和沟槽结构和制造方法。 该结构包括在电介质层中的导电层和用于暴露导电层表面的一部分的电介质层中的通孔。 导电衬套覆盖第一导电层的暴露表面。 在电介质的通孔上形成沟槽，而沟槽中没有导电衬垫层。 还披露了双镶嵌结构和制造方法。 按照通孔和沟槽结构的制造方法，在通孔和沟槽结构中进一步形成导电层。