利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

7 条记录 (耗时 0.019 秒)

    Apparatus and a method to adjust signal timing on a memory interface
    3.
    发明申请
    Apparatus and a method to adjust signal timing on a memory interface 审中-公开
    用于调整存储器接口上的信号定时的装置和方法

    公开(公告)号：US20050190193A1

    公开(公告)日：2005-09-01

    申请号：US10791180

    申请日：2004-03-01

    申请人： David Freker ,  Zohar Bogin ,  Dour Navneet ,  Anoop Mukker ,  Tuong Trieu

    发明人： David Freker ,  Zohar Bogin ,  Dour Navneet ,  Anoop Mukker ,  Tuong Trieu

    IPC分类号： G06F13/00 ,  G06F13/16 ,  G06F13/372

    CPC分类号： G06F13/1689

    摘要： An apparatus and a method for adjusting signal timing in a memory interface have been disclosed. One embodiment of the apparatus includes a number of slave delay lock loops (DLLs) in a memory interface to adjust timing between a number of signals to compensate for timing skew, and a number of input/output (I/O) buffers to output the adjusted signals to one or more memory devices coupled to the memory interface. Other embodiments are described and claimed.

    摘要翻译： 已经公开了一种用于调整存储器接口中的信号定时的装置和方法。 该装置的一个实施例包括在存储器接口中的多个从属延迟锁定环（DLL），用于调整多个信号之间的定时以补偿定时偏差，以及多个输入/输出（I / O）缓冲器，以输出 调整的信号到耦合到存储器接口的一个或多个存储器件。 描述和要求保护其他实施例。

    Method and apparatus for a variable memory enable deassertion wait time
    4.
    发明申请
    Method and apparatus for a variable memory enable deassertion wait time 审中-公开
    用于可变存储器的方法和装置使得不允许等待时间成为可能

    公开(公告)号：US20050198542A1

    公开(公告)日：2005-09-08

    申请号：US10796366

    申请日：2004-03-08

    申请人： David Freker ,  Anoop Mukker ,  Zohar Bogin

    发明人： David Freker ,  Anoop Mukker ,  Zohar Bogin

    IPC分类号： G06F1/26 ,  G06F1/32

    CPC分类号： G06F1/3203 ,  G06F1/3287 ,  G06F13/1668 ,  Y02D10/171

    摘要： An integrated circuit designed to be coupled to a suspendable memory, the integrated circuit comprising a memory enable deassertion delay (MEDD) logic setting a wait period for the deassertion of a memory enable signal after completion of a memory operation. The wait period is chosen for a preferred latency versus power savings tradeoff.

    摘要翻译： 一种被设计为耦合到可挂起存储器的集成电路，所述集成电路包括存储器使能解除延迟（MEDD）逻辑，其设置在完成存储器操作之后解除存储器使能信号的等待周期。 选择等待时间为优先等待时间与功率节省权衡。

    Method and apparatus for automatically correcting errors detected in a memory subsystem
    5.
    发明授权
    Method and apparatus for automatically correcting errors detected in a memory subsystem 失效
    用于自动校正在存储器子系统中检测到的错误的方法和装置

    公开(公告)号：US5987628A

    公开(公告)日：1999-11-16

    申请号：US978807

    申请日：1997-11-26

    申请人： Vincent Von Bokern ,  Zohar Bogin ,  David Freker

    发明人： Vincent Von Bokern ,  Zohar Bogin ,  David Freker

    IPC分类号： G06F11/10 ,  G06F11/00

    CPC分类号： G06F11/1048

    摘要： An apparatus and method for correcting corrupted data. Access logic accesses a memory. Error detection logic generates an error signal for each data value output by the memory to indicate whether the data value has a correctable error. Correction logic requests the access logic to write to the memory a corrected version of each data value indicated by the error signal to have a correctable error.

    摘要翻译： 一种校正损坏数据的装置和方法。 访问逻辑访问存储器。 错误检测逻辑为存储器输出的每个数据值产生错误信号，以指示数据值是否具有可校正错误。 校正逻辑请求访问逻辑向存储器写入由错误信号指示的每个数据值的校正版本以具有可校正的错误。

    Selective automatic precharge of dynamic random access memory banks
    6.
    发明授权
    Selective automatic precharge of dynamic random access memory banks 有权
    动态随机存取存储器的选择性自动预充电

    公开(公告)号：US06181619B2

    公开(公告)日：2001-01-30

    申请号：US09205508

    申请日：1998-12-04

    申请人： Zohar Bogin ,  Vincent VonBokern ,  David Freker

    发明人： Zohar Bogin ,  Vincent VonBokern ,  David Freker

    IPC分类号： G11C700

    CPC分类号： G11C11/409 ,  G11C7/12

    摘要： A method and apparatus for selective automatic precharge of dynamic random access memory banks is disclosed. By automatically precharging memory banks under certain conditions overall memory throughput can be improved because precharging is performed on a more selective basis. In one embodiment, the present invention provides support for multiple open banks of memory within a single memory sub-system. When multiple banks of memory are open simultaneously, a bank of memory that is less likely to be accessed in the future can be precharged when a new bank of memory is to be opened to service a memory request.

    摘要翻译： 公开了用于动态随机存取存储体的选择性自动预充电的方法和装置。 通过在某些条件下自动对存储体进行预充电，可以提高整体存储器吞吐量，因为预选在更选择的基础上进行。 在一个实施例中，本发明提供对单个存储器子系统内的多个开放存储体的支持。 当多组存储器同时打开时，当将要打开新的存储器组以对存储器请求进行服务时，将来可能会将不太可能被访问的一组存储器预先充电。

    Integrating receivers for source synchronous protocol
    7.
    发明申请
    Integrating receivers for source synchronous protocol 审中-公开
    用于源同步协议的集成接收器

    公开(公告)号：US20060245473A1

    公开(公告)日：2006-11-02

    申请号：US11118227

    申请日：2005-04-28

    申请人： Roger Cheng ,  Navneet Dour ,  Scott Miller ,  David Freker ,  Harishankar Sridharan ,  Mahmood Alam

    发明人： Roger Cheng ,  Navneet Dour ,  Scott Miller ,  David Freker ,  Harishankar Sridharan ,  Mahmood Alam

    IPC分类号： H04B1/00

    CPC分类号： G06F13/423 ,  Y02D10/14 ,  Y02D10/151

    摘要： An embodiment of the present invention is a technique to integrate data for a source synchronous protocol. A delay generator generates at least an integrating strobe from a data strobe synchronizing a data having a data window using the source synchronous protocol. A pulse generator generates a pulse from the at least integrating strobe. An integrating receiver integrates the data over an integration window defined by the pulse. The integration window is within the data window.

    摘要翻译： 本发明的一个实施例是用于集成源同步协议的数据的技术。 延迟发生器使用源同步协议从数据选通器产生至少一个使具有数据窗口的数据同步的积分选通脉冲。 脉冲发生器从至少积分选通脉冲产生脉冲。 积分接收器通过由脉冲定义的积分窗口来集成数据。 集成窗口在数据窗口内。