公开(公告)号：US5999227A

公开(公告)日：1999-12-07

申请号：US876112

申请日：1997-06-13

申请人： Donald B. Doherty ,  Robert J. Gove ,  John R. Reder

发明人： Donald B. Doherty ,  Robert J. Gove ,  John R. Reder

IPC分类号： H04N5/44 ,  H04N5/45 ,  H04N7/08 ,  H04N7/081 ,  H04N7/26 ,  H04N5/445

CPC分类号： H04N5/45 ,  H04N7/012

摘要： A system for handling special television video features digitally. The system receives incoming broadcast video into a switch (106). The switch allows the viewer to select a main channel and at least one auxiliary channel for viewing as a special feature, if the viewer does not want to view only the main channel for that particular special feature. The main video channel data is processed by a scan converter (216) to convert it from interlaced to progressive scan. A logic device (212) handles the auxiliary channel data to format it into the selected special feature and inputs that data to the scan converter (216) such that the special feature appears in the proper place relative to the main channel image.

摘要翻译： 数字处理特殊电视录像功能的系统。 系统将进入的广播视频接收到交换机（106）中。 如果观看者不想仅查看该特定特征的主频道，则该开关允许观看者选择主频道和至少一个用于观看的辅助频道作为特殊功能。 主视频通道数据由扫描转换器（216）处理，以将其从隔行扫描转换成逐行扫描。 逻辑设备（212）处理辅助通道数据以将其格式化成所选择的特殊功能，并将该数据输入到扫描转换器（216），使得特殊功能出现在相对于主通道图像的正确位置。

公开(公告)号：US5528317A

公开(公告)日：1996-06-18

申请号：US188266

申请日：1994-01-27

申请人： Robert J. Gove ,  Donald B. Doherty

发明人： Robert J. Gove ,  Donald B. Doherty

IPC分类号： H04N9/30 ,  H04N9/12

CPC分类号： H04N9/30

摘要： A method and apparatus for synchronizing display timing in a digital television system with a pixel addressable display having a color wheel is disclosed. The display timing circuit 22 includes phase comparator 40, for comparing the phase of a wheel index signal generated by a color wheel 20 with the phase of a frame synchronization signal indicating that a complete frame is ready to be displayed. Display timing circuit 22 further comprises a color wheel synchronization generator 42 which generates a color wheel synchronization signal in response to a phase difference value produced by phase comparator 40. The color wheel synchronization signal is used to increase, decrease, or maintain the speed of color wheel 20 to achieve a known phase relationship between the frame synchronization signal and the wheel index signal. Display timing circuit 22 further comprises a clock generator applicable to generate a display master clock signal having a known frequency relation to the wheel index signal.

摘要翻译： 公开了一种用于将数字电视系统中的显示定时与具有色轮的像素可寻址显示器同步的方法和装置。 显示定时电路22包括相位比较器40，用于将由色轮20产生的车轮指标信号的相位与指示完整帧准备显示的帧同步信号的相位进行比较。 显示定时电路22还包括色轮同步发生器42，其根据由相位比较器40产生的相位差产生色轮同步信号。色轮同步信号用于增加，降低或维持颜色速度 以实现帧同步信号和车轮索引信号之间已知的相位关系。 显示定时电路22还包括时钟发生器，其适用于产生与车轮指标信号具有已知频率关系的显示主时钟信号。

公开(公告)号：US5497197A

公开(公告)日：1996-03-05

申请号：US147801

申请日：1993-11-04

申请人： Robert J. Gove ,  Donald B. Doherty ,  Stephen W. Marshall ,  Carl W. Davis ,  Joseph G. Egan ,  Richard C. Meyer ,  Jeffrey B. Sampsell ,  Scott D. Heimbuch

发明人： Robert J. Gove ,  Donald B. Doherty ,  Stephen W. Marshall ,  Carl W. Davis ,  Joseph G. Egan ,  Richard C. Meyer ,  Jeffrey B. Sampsell ,  Scott D. Heimbuch

IPC分类号： H04N5/922 ,  H04N5/14 ,  H04N5/44 ,  H04N5/74 ,  H04N5/937 ,  H04N7/26 ,  H04N7/30 ,  H04N7/50 ,  H04N11/04 ,  H04N7/12 ,  H04N11/02

CPC分类号： H04N5/14 ,  H04N19/436 ,  H04N19/61 ,  H04N5/7458 ,  H04N9/3147 ,  H04N19/30 ,  H04N2005/7466 ,  H04N7/0122

摘要： A system (30) for packing data into a video processor is provided. System (30) comprises demultiplexer (32), first and second first in-first out buffer memories (34) and (36), and multiplexer (38). Demultiplexer (32) divides a field of video data into first and second parts (42) and (44). First and second parts (42) and (44) are stored in first first in-first out buffer memories (34) and (36), respectively. Multiplexer (38) combines one line from first first in-first out buffer memory (34) with one line from second first in-first out buffer memory (36) to form a single line for processing.

摘要翻译： 提供了一种用于将数据打包到视频处理器中的系统（30）。 系统（30）包括解复用器（32），第一和第二先进先出缓冲存储器（34）和（36）以及多路复用器（38）。 解复用器（32）将视频数据的区域划分为第一和第二部分（42）和（44）。 第一和第二部分（42）和（44）分别存储在第一先进先出缓冲存储器（34）和（36）中。 多路复用器（38）将来自第一先进先出缓冲存储器（34）的一行与来自第二先进先出缓冲存储器（36）的一行组合以形成一行用于处理。

公开(公告)号：US5365283A

公开(公告)日：1994-11-15

申请号：US93537

申请日：1993-07-19

申请人： Donald B. Doherty ,  Richard C. Meyer ,  Stephen W. Marshall ,  Jeffrey B. Sampsell ,  Robert J. Gove

发明人： Donald B. Doherty ,  Richard C. Meyer ,  Stephen W. Marshall ,  Jeffrey B. Sampsell ,  Robert J. Gove

IPC分类号： H04N9/31 ,  H04N9/14 ,  H04N9/47

CPC分类号： H04N9/3179 ,  H04N9/3114 ,  G09G2310/0235

摘要： A SLM-based projection display system (10) samples and processes video data for delivery to a spatial light modulator (SLM) (13c), and uses a color wheel (14a) to color the SLM-generated images. A frame memory (13b) provides data to the SLM (13c) and is managed so that, if the phase of the incoming video signal changes, a desired phase relationship between the color wheel position and the data available to the SLM (13c) can be maintained. Also, a motor control unit (15a) uses a horizontal sync signal to generate a drive signal for the color wheel motor (16a), which limits the transient time during phase-changing events, and which provides a means for adjusting the phase of the drive signal.

摘要翻译： 基于SLM的投影显示系统（10）对用于传送到空间光调制器（SLM）（13c）的视频数据进行采样和处理，并使用色轮（14a）对SLM生成的图像进行着色。 帧存储器（13b）向SLM（13c）提供数据并被管理，使得如果输入视频信号的相位改变，则色轮位置和可用于SLM（13c）的数据之间的期望的相位关系可以 保持。 此外，电动机控制单元（15a）使用水平同步信号来生成用于色轮电动机（16a）的驱动信号，这限制了相变事件期间的瞬时时间，并且其提供了用于调整 驱动信号。

公开(公告)号：US5838385A

公开(公告)日：1998-11-17

申请号：US706367

申请日：1996-08-30

申请人： John R. Reder ,  Donald B. Doherty

发明人： John R. Reder ,  Donald B. Doherty

IPC分类号： H04N5/45 ,  H04N9/64

CPC分类号： H04N5/45 ,  H04N7/012 ,  H04N9/641

摘要： A data converter (13) for providing data for secondary images in a video display system (10). One embodiment (FIG. 2) provides data for a staggered pixel array, by using an A/D converter (23) to sample the data at a rate of 2/n(h) times the sample rate of the main image, where 1/n(h) is the horizontal scaling factor. A multiplexer (24) selects between two different sample patterns. Another embodiment (FIG. 3) provides data for progressively scanned secondary images by selecting 2/n(v) times the number of lines per input field, where 1/n(v) is the vertical scaling factor.

摘要翻译： 一种用于在视频显示系统（10）中提供二次图像数据的数据转换器（13）。 一个实施例（图2）通过使用A / D转换器（23）以主要图像的采样率的2 / n（h）倍的速率对数据进行采样来提供交错像素阵列的数据，其中1 / n（h）是水平缩放因子。 多路复用器（24）在两个不同的样本图案之间进行选择。 另一个实施例（图3）通过选择每个输入字段的行数2 / n（v）次来提供逐渐扫描的二次图像的数据，其中1 / n（v）是垂直缩放因子。

公开(公告)号：US5598188A

公开(公告)日：1997-01-28

申请号：US476162

申请日：1995-06-07

申请人： Robert J. Gove ,  Keiichiroh Abe ,  Sohichiroh Kamei ,  Donald B. Doherty

发明人： Robert J. Gove ,  Keiichiroh Abe ,  Sohichiroh Kamei ,  Donald B. Doherty

IPC分类号： G09G3/20 ,  G09G3/34 ,  H04N5/74 ,  G09G5/00

CPC分类号： H04N5/7458 ,  G09G3/2022 ,  G09G3/2092 ,  H04N1/1934

摘要： A data reformatter/frame memory (112) for efficiently orthogonally reordering a digital data stream. The disclosed reformatter/frame memory (112) is typically used in conjunction with a display device (124) for displaying the digital data, and a display controller (132) for coordinating the transfer of data between the reformatter/frame memory (112) and the display device (124). According to one embodiment, a data reformatter for a video display system includes at least one reformatter memory plane (60). The memory plane (60) comprises an input bus, an m.times.n array of memory cells (80) in communication with the input bus, and an m-bit-wide output bus. The array of memory cells (80) receives and stores m n-bit-wide input data words and outputs n m-bit-wide output data words. Each of the m-bit-wide output data words is comprised of one bit from each of the m n-bit-wide input data words.

公开(公告)号：US5497172A

公开(公告)日：1996-03-05

申请号：US259402

申请日：1994-06-13

申请人： Donald B. Doherty ,  Robert J. Gove ,  Mark L. Burton ,  Rodney D. Miller

发明人： Donald B. Doherty ,  Robert J. Gove ,  Mark L. Burton ,  Rodney D. Miller

IPC分类号： G09G3/18 ,  G09G3/20 ,  G09G3/34 ,  H04N5/66

CPC分类号： G09G3/2014 ,  G09G3/2022 ,  G09G3/2033 ,  G09G3/34 ,  G09G3/2018

摘要： A method of implementing pulse-width modulated image display systems (10, 20) with a spatial light modulator (SLM) (15) configured for split-reset addressing. Display frame periods are divided into time slices. Each frame of data is divided into bit-planes, each bit-plane having one bit of data for each pixel element and representing a bit weight of the intensity value to be displayed by that pixel element. Each bit-plane has a display time corresponding to a number of time slices, with bit-planes of higher bit weights being displayed for more time slices. The bit-planes are further formatted into reset groups, each reset group corresponding to a reset group of the SLM (15). The display times for reset groups of more significant bits are segmented so that the data can be displayed in segments rather than for a continuous time. During loading, segments of corresponding bit-planes are temporally aligned from one reset group to the next. The display times for less significant bits are not segmented but are temporally aligned to the extent possible without loading conflicts.

摘要翻译： 一种用于分配复位寻址的空间光调制器（SLM）（15）实现脉冲宽度调制图像显示系统（10,20）的方法。 显示帧周期分为时间片。 每个数据帧被分成位平面，每个位平面具有每个像素元素的一位数据，并且表示要由该像素元素显示的强度值的位权重。 每个位平面具有对应于多个时间片的显示时间，其中更高位权重的位平面被显示用于更多的时间片。 位平面被进一步格式化为复位组，每个复位组对应于SLM的复位组（15）。 更高有效位的复位组的显示时间被分段，以便可以以段而不是连续显示数据。 在加载期间，相应位平面的段在时间上从一个复位组到下一个复位组。 较低有效位的显示时间不分段，但在不加载冲突的情况下在时间上对齐的程度。

公开(公告)号：US5448314A

公开(公告)日：1995-09-05

申请号：US179028

申请日：1994-01-07

申请人： Scott D. Heimbuch ,  Jeffrey B. Sampsell ,  Robert J. Gove ,  Stephen W. Marshall ,  Donald B. Doherty ,  Gary L. Sextro ,  Carl W. Davis ,  Joseph G. Egan

发明人： Scott D. Heimbuch ,  Jeffrey B. Sampsell ,  Robert J. Gove ,  Stephen W. Marshall ,  Donald B. Doherty ,  Gary L. Sextro ,  Carl W. Davis ,  Joseph G. Egan

IPC分类号： H04N9/07 ,  G09G3/20 ,  G09G3/34 ,  H04N9/30 ,  H04N9/31 ,  H04N9/12

CPC分类号： G09G3/2025 ,  G09G3/34 ,  H04N9/30 ,  H04N9/3114 ,  G09G2310/0235 ,  G09G3/346

摘要： A sequential color system is provided in which a processor (22) is coupled to a memory (24) and a receiver (27). Images are generated by shining light from a light source (28) through a color wheel (30) and onto DMD array (26). Light from the DMD array (26) is shone on screen (32). By adjusting the speed and make-up of color wheel (30) color separation is greatly reduced or eliminated. Also there are techniques for sequential imaging which may be applied to other technologies, such as CRT technologies.

摘要翻译： 提供了一种顺序色彩系统，其中处理器（22）耦合到存储器（24）和接收器（27）。 通过将来自光源（28）的光通过色轮（30）照射到DMD阵列（26）上而产生图像。 来自DMD阵列（26）的光照在屏幕（32）上。 通过调整色轮的速度和组成（30），颜色分离大大减少或消除。 还有一些顺序成像技术可用于其他技术，如CRT技术。

公开(公告)号：US5657099A

公开(公告)日：1997-08-12

申请号：US510027

申请日：1995-08-01

申请人： Donald B. Doherty ,  Richard C. Meyer ,  Stephen W. Marshall ,  Jefferey B. Sampsell ,  Robert J. Gove

发明人： Donald B. Doherty ,  Richard C. Meyer ,  Stephen W. Marshall ,  Jefferey B. Sampsell ,  Robert J. Gove

IPC分类号： H04N9/31 ,  H04N9/12

CPC分类号： H04N9/3179 ,  H04N9/3114 ,  G09G2310/0235

摘要： A SLM-based projection display system (10) samples and processes video data for delivery to a spatial light modulator (SLM) (13c), and uses a color wheel (14a) to color the SLM-generated images. A frame memory (13b) provides data to the SLM (13c) and is managed so that, if the phase of the incoming video signal changes, a desired phase relationship between the color wheel position and the data available to the SLM (13c) can be maintained. Also, a motor control unit (15a) uses a horizontal sync signal to generate a drive signal for the color wheel motor (16a), which limits the transient time during phase-changing events, and which provides a means for adjusting the phase of the drive signal.

摘要翻译： 基于SLM的投影显示系统（10）对用于传送到空间光调制器（SLM）（13c）的视频数据进行采样和处理，并使用色轮（14a）对SLM生成的图像进行着色。 帧存储器（13b）向SLM（13c）提供数据并被管理，使得如果输入视频信号的相位改变，则色轮位置和可用于SLM（13c）的数据之间的期望的相位关系可以 保持。 此外，电动机控制单元（15a）使用水平同步信号来生成用于色轮电动机（16a）的驱动信号，这限制了相变事件期间的瞬时时间，并且其提供了用于调整 驱动信号。

公开(公告)号：US5526051A

公开(公告)日：1996-06-11

申请号：US147249

申请日：1993-10-27

申请人： Robert J. Gove ,  Stephen W. Marshall ,  Vishal Markandey ,  Donald B. Doherty ,  Richard C. Meyer ,  Scott D. Heimbuch

发明人： Robert J. Gove ,  Stephen W. Marshall ,  Vishal Markandey ,  Donald B. Doherty ,  Richard C. Meyer ,  Scott D. Heimbuch

IPC分类号： H04N3/08 ,  H04N5/14 ,  H04N5/44 ,  H04N5/74 ,  H04N7/01 ,  H04N7/26 ,  H04N7/50 ,  H04N9/64 ,  H04N9/67 ,  H04N9/68 ,  H04N9/69 ,  H04N5/907 ,  H04N7/12

CPC分类号： H04N9/69 ,  H04N19/423 ,  H04N19/436 ,  H04N19/61 ,  H04N21/4402 ,  H04N3/08 ,  H04N5/14 ,  H04N5/144 ,  H04N5/4401 ,  H04N5/7458 ,  H04N7/012 ,  H04N7/0135 ,  H04N9/3147 ,  H04N9/642 ,  H04N9/643 ,  H04N9/67 ,  H04N9/68 ,  H04N19/30 ,  H04N2005/7466 ,  H04N7/0122

摘要： A digital television system (10) is provided. System (10) may receive a video signal at composite video interface and separation circuit (16). The video signal is separated into separate video signals by composite video interface and separation circuit (16). The separate video signals are converted to digital video signals in analog to digital converter circuit (18). Line slicer (14) divides each line of digital video signal into a plurality of channels such that each channel may be processed in parallel by channel signal processors (22a) through (22d). Each channel signal processor (22a) through (22d) may provide two lines of output for each line of video input. The processed digital video signals may be formatted for displays (26a) through (26c) in formatters (24a) through (24c).

摘要翻译： 提供数字电视系统（10）。 系统（10）可以在复合视频接口和分离电路（16）处接收视频信号。 视频信号由复合视频接口和分离电路（16）分离成独立的视频信号。 单独的视频信号在模数转换器电路（18）中被转换成数字视频信号。 线路限幅器（14）将每行数字视频信号分成多个通道，使得每个通道可以由通道信号处理器（22a）至（22d）并行处理。 每个通道信号处理器（22a）到（22d）可以为每行视频输入提供两行输出。 经处理的数字视频信号可以格式化为格式化器（24a）至（24c）中的显示器（26a）至（26c）。