公开(公告)号：US08127152B2

公开(公告)日：2012-02-28

申请号：US10993046

申请日：2004-11-19

申请人： Richard M. Barth ,  Ely K. Tsern ,  Craig E. Hampel ,  Frederick A. Ware ,  Todd W. Bystrom ,  Bradley A. May ,  Paul G. Davis

发明人： Richard M. Barth ,  Ely K. Tsern ,  Craig E. Hampel ,  Frederick A. Ware ,  Todd W. Bystrom ,  Bradley A. May ,  Paul G. Davis

IPC分类号： G06F1/00 ,  G06F13/00

CPC分类号： G11C7/1072 ,  G06F1/3225 ,  G06F13/1689 ,  G06F13/1694 ,  G06F13/4239 ,  G11C7/20 ,  G11C8/12 ,  G11C11/4072 ,  G11C11/4074 ,  G11C11/4076 ,  G11C2207/2227 ,  G11C2207/2254 ,  Y02D10/151

摘要： Methods of operation of a memory device and system are provided in embodiments. Initialization operations are conducted at a first frequency of operation during an initialization sequence. Memory access operations are then performed at a second frequency of operation. The second frequency of operation is higher than the first frequency of operation. Also, the memory access operations include a read operation and a write operation. In an embodiment, information that represents the first frequency of operation and the second frequency of operation is read from a serial presence detect device.

摘要翻译： 在实施例中提供了存储器件和系统的操作方法。 初始化操作在初始化序列期间以第一操作频率进行。 然后在第二操作频率下执行存储器存取操作。 第二个操作频率高于第一个操作频率。 此外，存储器访问操作包括读取操作和写入操作。 在实施例中，从串行存在检测装置读取表示第一操作频率和第二操作频率的信息。

公开(公告)号：US07574616B2

公开(公告)日：2009-08-11

申请号：US10944320

申请日：2004-09-17

申请人： Richard M. Barth ,  Ely K. Tsern ,  Craig E. Hampel ,  Frederick A. Ware ,  Todd W. Bystrom ,  Bradley A. May ,  Paul G. Davis

发明人： Richard M. Barth ,  Ely K. Tsern ,  Craig E. Hampel ,  Frederick A. Ware ,  Todd W. Bystrom ,  Bradley A. May ,  Paul G. Davis

IPC分类号： G06F1/26

CPC分类号： G11C7/1072 ,  G06F1/3225 ,  G06F13/1689 ,  G06F13/1694 ,  G06F13/4239 ,  G11C7/20 ,  G11C8/12 ,  G11C11/4072 ,  G11C11/4074 ,  G11C11/4076 ,  G11C2207/2227 ,  G11C2207/2254 ,  Y02D10/151

摘要： A memory device including an array of memory cells, and a register circuit to store a value representative of a period of time to elapse before the memory device is ready to receive a command when recovering from a power down mode is provided in an embodiment. The command specifies an access to the array of memory cells. A delay lock loop circuit synchronizes data transfers using an external clock signal. The delay lock loop circuit reacquires synchronization with the external clock signal during the period of time.

摘要翻译： 在一个实施例中，提供了一种包括存储器单元阵列的存储器件以及用于存储表示在从掉电模式恢复之前存储器件准备好接收命令之前经过一段时间的值的寄存器电路。 该命令指定对存储单元阵列的访问。 延迟锁定环路电路使用外部时钟信号同步数据传输。 延迟锁定环路电路在一段时间内重新获得与外部时钟信号的同步。

公开(公告)号：US07349279B2

公开(公告)日：2008-03-25

申请号：US11562856

申请日：2006-11-22

申请人： Ely K. Tsern ,  Richard M. Barth ,  Paul G. Davis ,  Craig E. Hampel

发明人： Ely K. Tsern ,  Richard M. Barth ,  Paul G. Davis ,  Craig E. Hampel

IPC分类号： G11C7/00

CPC分类号： G11C11/40618 ,  G11C8/08 ,  G11C11/406 ,  G11C11/40615 ,  G11C11/4085 ,  G11C2211/4061 ,  G11C2211/4067

摘要： A dynamic random access memory device includes banks of dynamic memory cells. The device performs a refresh operation in response to receiving a self refresh command, by refreshing rows of the memory cells located in each of the banks. Further, a refresh frequency for the refresh operation is selected such that the refresh frequency is minimized to conserve power consumed by the memory device while being sufficient to refresh the rows of the memory cells.

摘要翻译： 动态随机存取存储器件包括一组动态存储器单元。 响应于接收到自刷新命令，设备通过刷新位于每个存储体中的存储单元的行来执行刷新操作。 此外，选择刷新操作的刷新频率使得刷新频率最小化以节省存储器件消耗的功率，同时足以刷新存储器单元的行。

公开(公告)号：US07142475B2

公开(公告)日：2006-11-28

申请号：US10917748

申请日：2004-08-13

申请人： Ely K. Tsern ,  Richard M. Barth ,  Paul G. Davis ,  Craig E. Hampel

发明人： Ely K. Tsern ,  Richard M. Barth ,  Paul G. Davis ,  Craig E. Hampel

IPC分类号： G11C7/00

CPC分类号： G11C11/40618 ,  G11C8/08 ,  G11C11/406 ,  G11C11/40615 ,  G11C11/4085 ,  G11C2211/4061 ,  G11C2211/4067

摘要： A dynamic random access memory device includes banks of dynamic memory cells. The device performs a refresh operation in response to receiving a self refresh command, by refreshing rows of the memory cells located in each of the banks. Further, a refresh frequency for the refresh operation is selected such that the refresh frequency is minimized to conserve power consumed by the memory device while being sufficient to refresh the rows of the memory cells.

摘要翻译： 动态随机存取存储器件包括一组动态存储器单元。 响应于接收到自刷新命令，设备通过刷新位于每个存储体中的存储单元的行来执行刷新操作。 此外，选择刷新操作的刷新频率使得刷新频率最小化以节省存储器件消耗的功率，同时足以刷新存储器单元的行。

公开(公告)号：US20120216059A1

公开(公告)日：2012-08-23

申请号：US13406465

申请日：2012-02-27

申请人： Richard M. Barth ,  Ely K. Tsern ,  Craig E. Hampel ,  Frederick A. Ware ,  Todd W. Bystrom ,  Bradley A. May ,  Paul G. Davis

发明人： Richard M. Barth ,  Ely K. Tsern ,  Craig E. Hampel ,  Frederick A. Ware ,  Todd W. Bystrom ,  Bradley A. May ,  Paul G. Davis

IPC分类号： G06F1/32 ,  G06F12/00

CPC分类号： G11C7/1072 ,  G06F1/3225 ,  G06F13/1689 ,  G06F13/1694 ,  G06F13/4239 ,  G11C7/20 ,  G11C8/12 ,  G11C11/4072 ,  G11C11/4074 ,  G11C11/4076 ,  G11C2207/2227 ,  G11C2207/2254 ,  Y02D10/151

摘要： Methods of operation of a memory device and system are provided in embodiments. Initialization operations are conducted at a first frequency of operation during an initialization sequence. Memory access operations are then performed at a second frequency of operation. The second frequency of operation is higher than the first frequency of operation. Also, the memory access operations include a read operation and a write operation. In an embodiment, information that represents the first frequency of operation and the second frequency of operation is read from a serial presence detect device.

摘要翻译： 在实施例中提供了存储器件和系统的操作方法。 初始化操作在初始化序列期间以第一操作频率进行。 然后在第二操作频率下执行存储器存取操作。 第二个操作频率高于第一个操作频率。 此外，存储器访问操作包括读取操作和写入操作。 在实施例中，从串行存在检测装置读取表示第一操作频率和第二操作频率的信息。

公开(公告)号：US06343042B1

公开(公告)日：2002-01-29

申请号：US09561592

申请日：2000-04-27

申请人： Ely K. Tsern ,  Richard M. Barth ,  Paul G. Davis ,  Craig E. Hampel

发明人： Ely K. Tsern ,  Richard M. Barth ,  Paul G. Davis ,  Craig E. Hampel

IPC分类号： G11C700

CPC分类号： G11C11/40618 ,  G11C8/08 ,  G11C11/406 ,  G11C11/40615 ,  G11C11/4085 ,  G11C2211/4061 ,  G11C2211/4067

摘要： A method for reducing the communication overhead over the interface bus to the memory devices for refresh operations. This is done by refreshing multiple banks in response to a single command. Multibank refresh is made possible by varying the current profile for the row sense and row precharge currents during a refresh operation, as compared to normal memory access. Unlike normal memory accesses, data is not needed, and a fast access time is not required. This allows the current to be spread using different circuitry for driving the current to lessen current spikes. The spread current is still maintained within the timing of a normal memory access.

摘要翻译： 一种用于将通过接口总线的通信开销减少到用于刷新操作的存储器设备的方法。 这是通过刷新多个银行来响应单个命令来完成的。 与正常的存储器访问相比，通过改变在刷新操作期间的行感测和行预充电电流的电流分布，可实现多单元刷新。 与普通内存访问不同，不需要数据，不需要快速访问时间。 这允许使用不同的电路来传播电流来驱动电流以减少电流尖峰。 扩展电流仍然保持在正常内存访问的时间内。

公开(公告)号：US07581121B2

公开(公告)日：2009-08-25

申请号：US11151791

申请日：2005-06-14

申请人： Richard M. Barth ,  Ely K. Tsern ,  Craig E. Hampel ,  Frederick A. Ware ,  Todd W. Bystrom ,  Bradley A. May ,  Paul G. Davis

发明人： Richard M. Barth ,  Ely K. Tsern ,  Craig E. Hampel ,  Frederick A. Ware ,  Todd W. Bystrom ,  Bradley A. May ,  Paul G. Davis

IPC分类号： G06F1/00 ,  G06F13/00

CPC分类号： G11C7/1072 ,  G06F1/3225 ,  G06F13/1689 ,  G06F13/1694 ,  G06F13/4239 ,  G11C7/20 ,  G11C8/12 ,  G11C11/4072 ,  G11C11/4074 ,  G11C11/4076 ,  G11C2207/2227 ,  G11C2207/2254 ,  Y02D10/151

摘要： A system comprising a storage location to store information representing a timing parameter pertaining to a random access memory device. An integrated circuit device generates a value that is representative of a period of time that elapses between the random access memory device exiting from a power down mode and a time at which the random access memory device is capable of receiving a command. The integrated circuit device generates the value from the information representing the timing parameter pertaining to the random access memory device.

摘要翻译： 一种系统，包括存储位置以存储表示随机存取存储器件的定时参数的信息。 集成电路装置生成代表在从断电模式退出的随机存取存储装置与随机存取存储装置能够接收指令的时间之间经过的时间段的值。 集成电路装置根据表示随机存取存储装置的定时参数的信息生成该值。

公开(公告)号：US06778458B2

公开(公告)日：2004-08-17

申请号：US10625914

申请日：2003-07-22

申请人： Ely K. Tsern ,  Richard M. Barth ,  Paul G. Davis ,  Craig E. Hampel

发明人： Ely K. Tsern ,  Richard M. Barth ,  Paul G. Davis ,  Craig E. Hampel

IPC分类号： G00C700

CPC分类号： G11C11/40618 ,  G11C8/08 ,  G11C11/406 ,  G11C11/40615 ,  G11C11/4085 ,  G11C2211/4061 ,  G11C2211/4067

摘要： A method for reducing the communication overhead over the interface bus to the memory devices for refresh operations. This is done by refreshing multiple banks in response to a single command. Multibank refresh is made possible by varying the current profile for the row sense and row precharge currents during a refresh operation, as compared to normal memory access. Unlike normal memory accesses, data is not needed, and a fast access time is not required. This allows the current to be spread using different circuitry for driving the current to lessen current spikes. The spread current is still maintained within the timing of a normal memory access.

公开(公告)号：US06345009B1

公开(公告)日：2002-02-05

申请号：US09658465

申请日：2000-09-08

申请人： Ely K. Tsern ,  Richard M. Barth ,  Paul G. Davis ,  Craig E. Hampel ,  Thomas J. Holman ,  Andrew V. Anderson

发明人： Ely K. Tsern ,  Richard M. Barth ,  Paul G. Davis ,  Craig E. Hampel ,  Thomas J. Holman ,  Andrew V. Anderson

IPC分类号： G11C700

CPC分类号： G11C11/406

摘要： A memory system includes a set of memory devices. An interconnect structure links the set of memory devices to one another. A memory controller is connected to the interconnect structure. The memory controller is configured to apply a control signal to the interconnect structure such that a specified subset of the set of memory devices performs a refresh operation.

摘要翻译： 存储器系统包括一组存储器件。 互连结构将存储器件集合彼此连接。 存储器控制器连接到互连结构。 存储器控制器被配置为将控制信号施加到互连结构，使得该组存储器件的指定子集执行刷新操作。

公开(公告)号：US08756395B2

公开(公告)日：2014-06-17

申请号：US13406465

申请日：2012-02-27

申请人： Richard M. Barth ,  Ely K. Tsern ,  Craig E. Hampel ,  Frederick A. Ware ,  Todd W. Bystrom ,  Bradley A. May ,  Paul G. Davis

发明人： Richard M. Barth ,  Ely K. Tsern ,  Craig E. Hampel ,  Frederick A. Ware ,  Todd W. Bystrom ,  Bradley A. May ,  Paul G. Davis

IPC分类号： G06F13/00

CPC分类号： G11C7/1072 ,  G06F1/3225 ,  G06F13/1689 ,  G06F13/1694 ,  G06F13/4239 ,  G11C7/20 ,  G11C8/12 ,  G11C11/4072 ,  G11C11/4074 ,  G11C11/4076 ,  G11C2207/2227 ,  G11C2207/2254 ,  Y02D10/151

摘要： Methods of operation of a memory device and system are provided in embodiments. Initialization operations are conducted at a first frequency of operation during an initialization sequence. Memory access operations are then performed at a second frequency of operation. The second frequency of operation is higher than the first frequency of operation. Also, the memory access operations include a read operation and a write operation. In an embodiment, information that represents the first frequency of operation and the second frequency of operation is read from a serial presence detect device.

摘要翻译： 在实施例中提供了存储器件和系统的操作方法。 初始化操作在初始化序列期间以第一操作频率进行。 然后在第二操作频率下执行存储器存取操作。 第二个操作频率高于第一个操作频率。 此外，存储器访问操作包括读取操作和写入操作。 在实施例中，从串行存在检测装置读取表示第一操作频率和第二操作频率的信息。