公开(公告)号：US08892966B2

公开(公告)日：2014-11-18

申请号：US13063899

申请日：2009-09-30

申请人： Erich F. Haratsch ,  Milos Ivkovic ,  Victor Krachkovsky ,  Nenad Miladinovic ,  Andrei Vityaev ,  Clifton Williamson ,  Johnson Yen

发明人： Erich F. Haratsch ,  Milos Ivkovic ,  Victor Krachkovsky ,  Nenad Miladinovic ,  Andrei Vityaev ,  Clifton Williamson ,  Johnson Yen

IPC分类号： G06F11/00 ,  G11C29/00 ,  G11C7/04 ,  G11C16/04 ,  G11C16/26 ,  G11C7/02 ,  G11C16/34 ,  G11C11/56

CPC分类号： G11C16/26 ,  G06F11/1012 ,  G06F11/1068 ,  G06F12/0246 ,  G06F2212/1032 ,  G06F2212/2022 ,  G11C7/02 ,  G11C7/04 ,  G11C11/16 ,  G11C11/5642 ,  G11C16/0483 ,  G11C16/3418 ,  G11C2211/5634

摘要： Methods and apparatus for soft data generation for memory devices using decoder performance feedback. At least one soft data value is generated in a memory device, by obtaining performance feedback from a decoder; obtaining an error statistic based on the performance feedback; and generating the at least one soft data value based on the obtained error statistic. The performance feedback comprises one or more of decoded bits, a number of erroneous bits based on data decoded by the decoder and a number of unsatisfied parity checks.

摘要翻译： 用于使用解码器性能反馈的存储器件的软数据生成的方法和装置。 通过从解码器获得性能反馈，在存储器件中产生至少一个软数据值; 基于性能反馈获得误差统计; 以及基于所获得的误差统计量生成所述至少一个软数据值。 性能反馈包括解码比特中的一个或多个，基于由解码器解码的数据的多个错误比特和多个不满足的奇偶校验。

公开(公告)号：US08830748B2

公开(公告)日：2014-09-09

申请号：US13063888

申请日：2009-09-30

申请人： Erich F. Haratsch ,  Milos Ivkovic ,  Victor Krachkovsky ,  Nenad Miladinovic ,  Andrei Vityaev ,  Clifton Williamson ,  Johnson Yen

发明人： Erich F. Haratsch ,  Milos Ivkovic ,  Victor Krachkovsky ,  Nenad Miladinovic ,  Andrei Vityaev ,  Clifton Williamson ,  Johnson Yen

IPC分类号： G11C16/06

CPC分类号： G11C16/26 ,  G06F11/1012 ,  G06F11/1068 ,  G06F12/0246 ,  G06F2212/1032 ,  G06F2212/2022 ,  G11C7/02 ,  G11C7/04 ,  G11C11/16 ,  G11C11/5642 ,  G11C16/0483 ,  G11C16/3418 ,  G11C2211/5634

摘要： Methods and apparatus are provided for soft data generation for memory devices. At least one soft data value is generated for a memory device, by obtaining at least one hard read value; and generating the soft data value associated with the at least one hard read value based on statistics for reading the hard read value. The hard read value may be one or more of data bits, voltage levels, current levels and resistance levels. The generated soft data value may be one or more of (i) a soft read value that is used to generate one or more log likelihood ratios, and (ii) one or more log likelihood ratios. The statistics comprise one or more of bit-based statistics and cell-based statistics. The statistics may also optionally comprise pattern-dependent disturbance of at least one aggressor cell on the target cell, as well as location-specific statistics. At least one soft data value can be generated for a memory device, by obtaining a soft read value; and generating the soft data value associated with the soft read value based on statistics for reading the soft read value, wherein the statistics comprise one or more of location-specific statistics and pattern-dependent statistics.

摘要翻译： 提供了用于存储器件的软数据生成的方法和装置。 通过获得至少一个硬读取值，为存储器件生成至少一个软数据值; 以及基于用于读取硬读取值的统计量来生成与所述至少一个硬读取值相关联的软数据值。 硬读取值可以是数据位，电压电平，电流电平和电阻电平中的一个或多个。 所产生的软数据值可以是（i）用于产生一个或多个对数似然比的软读取值的一个或多个，以及（ii）一个或多个对数似然比。 统计信息包括基于位的统计信息和基于单元的统计信息中的一个或多个。 统计还可以任选地包括目标小区上的至少一个攻击者小区的模式相关干扰，以及位置特定统计。 可以通过获得软读取值来为存储器件生成至少一个软数据值; 以及基于用于读取所述软读取值的统计信息来生成与所述软读取值相关联的软数据值，其中所述统计信息包括位置特定统计信息和模式相关统计信息中的一个或多个。

公开(公告)号：US20110239089A1

公开(公告)日：2011-09-29

申请号：US13063899

申请日：2009-09-30

申请人： Erich F. Haratsch ,  Milos Ivkovic ,  Victor Krachkovsky ,  Nenad Miladinovic ,  Andrei Vityaev ,  Clifton Williamson ,  Johnson Yen

发明人： Erich F. Haratsch ,  Milos Ivkovic ,  Victor Krachkovsky ,  Nenad Miladinovic ,  Andrei Vityaev ,  Clifton Williamson ,  Johnson Yen

IPC分类号： H03M13/05 ,  G06F11/10

CPC分类号： G11C16/26 ,  G06F11/1012 ,  G06F11/1068 ,  G06F12/0246 ,  G06F2212/1032 ,  G06F2212/2022 ,  G11C7/02 ,  G11C7/04 ,  G11C11/16 ,  G11C11/5642 ,  G11C16/0483 ,  G11C16/3418 ,  G11C2211/5634

摘要： Methods and apparatus for soft data generation for memory devices using decoder performance feedback. At least one soft data value is generated in a memory device, by obtaining performance feedback from a decoder; obtaining an error statistic based on the performance feedback; and generating the at least one soft data value based on the obtained error statistic. The performance feedback comprises one or more of decoded bits, a number of erroneous bits based on data decoded by the decoder and a number of unsatisfied parity checks.

摘要翻译： 用于使用解码器性能反馈的存储器件的软数据生成的方法和装置。 通过从解码器获得性能反馈，在存储器件中产生至少一个软数据值; 基于性能反馈获得误差统计; 以及基于所获得的误差统计量生成所述至少一个软数据值。 性能反馈包括解码比特中的一个或多个，基于由解码器解码的数据的多个错误比特和多个不满足的奇偶校验。

公开(公告)号：US20110305082A1

公开(公告)日：2011-12-15

申请号：US13063888

申请日：2009-09-30

申请人： Erich F. Haratsch ,  Milos Ivkovic ,  Victor Krachkovsky ,  Nenad Miladinovic ,  Andrei Vityaev ,  Clifton Williamson ,  Johnson Yen

发明人： Erich F. Haratsch ,  Milos Ivkovic ,  Victor Krachkovsky ,  Nenad Miladinovic ,  Andrei Vityaev ,  Clifton Williamson ,  Johnson Yen

IPC分类号： G11C16/04

CPC分类号： G11C16/26 ,  G06F11/1012 ,  G06F11/1068 ,  G06F12/0246 ,  G06F2212/1032 ,  G06F2212/2022 ,  G11C7/02 ,  G11C7/04 ,  G11C11/16 ,  G11C11/5642 ,  G11C16/0483 ,  G11C16/3418 ,  G11C2211/5634

摘要： Methods and apparatus are provided for soft data generation for memory devices. At least one soft data value is generated for a memory device, by obtaining at least one hard read value; and generating the soft data value associated with the at least one hard read value based on statistics for reading the hard read value. The hard read value may be one or more of data bits, voltage levels, current levels and resistance levels. The generated soft data value may be one or more of (i) a soft read value that is used to generate one or more log likelihood ratios, and (ii) one or more log likelihood ratios. The statistics comprise one or more of bit-based statistics and cell-based statistics. The statistics may also optionally comprise pattern-dependent disturbance of at least one aggressor cell on the target cell, as well as location-specific statistics. At least one soft data value can be generated for a memory device, by obtaining a soft read value; and generating the soft data value associated with the soft read value based on statistics for reading the soft read value, wherein the statistics comprise one or more of location-specific statistics and pattern-dependent statistics.

摘要翻译： 提供了用于存储器件的软数据生成的方法和装置。 通过获得至少一个硬读取值，为存储器件生成至少一个软数据值; 以及基于用于读取硬读取值的统计量来生成与所述至少一个硬读取值相关联的软数据值。 硬读取值可以是数据位，电压电平，电流电平和电阻电平中的一个或多个。 所产生的软数据值可以是（i）用于产生一个或多个对数似然比的软读取值的一个或多个，以及（ii）一个或多个对数似然比。 统计信息包括基于位的统计信息和基于单元的统计信息中的一个或多个。 统计还可以任选地包括目标小区上的至少一个攻击者小区的模式相关干扰，以及位置特定统计。 可以通过获得软读取值来为存储器件生成至少一个软数据值; 以及基于用于读取所述软读取值的统计信息来生成与所述软读取值相关联的软数据值，其中所述统计信息包括位置特定统计信息和模式相关统计信息中的一个或多个。

公开(公告)号：US08634250B2

公开(公告)日：2014-01-21

申请号：US13001295

申请日：2009-07-21

申请人： Erich F. Haratsch ,  Milos Ivkovic ,  Victor Krachkovsky ,  Nenad Miladinovic ,  Andrei Vityaev ,  Johnson Yen

发明人： Erich F. Haratsch ,  Milos Ivkovic ,  Victor Krachkovsky ,  Nenad Miladinovic ,  Andrei Vityaev ,  Johnson Yen

IPC分类号： G11C11/34

CPC分类号： G11C16/10 ,  G11C11/5628 ,  G11C16/0483 ,  G11C16/3418 ,  G11C16/3427 ,  G11C16/3454 ,  G11C2211/5621

摘要： Methods and apparatus are provided for programming multiple program values per signal level in flash memories. A flash memory device having a plurality of program values is programmed by programming the flash memory device for a given signal level, wherein the programming step comprises a programming phase and a plurality of verify phases. In another variation, a flash memory device having a plurality of program values is programmed, and the programming step comprises a programming phase and a plurality of verify phases, wherein at least one signal level comprises a plurality of the program values. The signal levels or the program values (or both) can be represented using one or more of a voltage, a current and a resistance.

摘要翻译： 提供了用于在闪速存储器中编程每个信号电平的多个程序值的方法和装置。 具有多个编程值的闪速存储器件通过针对给定的信号电平对闪速存储器件进行编程来编程，其中编程步骤包括编程阶段和多个验证阶段。 在另一个实施例中，编程具有多个编程值的闪速存储器件，并且编程步骤包括编程阶段和多个验证阶段，其中至少一个信号电平包括多个程序值。 可以使用电压，电流和电阻中的一个或多个来表示信号电平或程序值（或两者）。

公开(公告)号：US08526230B2

公开(公告)日：2013-09-03

申请号：US13001286

申请日：2009-06-30

申请人： Erich F. Haratsch ,  Milos Ivkovic ,  Victor Krachkovsky ,  Nenad Miladinovic ,  Andrei Vityaev ,  Johnson Yen

发明人： Erich F. Haratsch ,  Milos Ivkovic ,  Victor Krachkovsky ,  Nenad Miladinovic ,  Andrei Vityaev ,  Johnson Yen

IPC分类号： G11C16/04

CPC分类号： G11C16/3427 ,  G06F11/1072 ,  G11C5/00 ,  G11C7/02 ,  G11C7/1006 ,  G11C11/5628 ,  G11C11/5642 ,  G11C16/10 ,  G11C16/3418

摘要： Methods and apparatus are provided for write-side intercell interference mitigation in flash memories. A flash memory device is written by obtaining program data to be written to at least one target cell in the flash memory; obtaining one or more bits of program data for at least one aggressor cell to be programmed later than the target cell: and precompensating for intercell interference for the target cell by generating precompensated program values. The aggressor cells comprise one or more cells adjacent to the target cell, such as adjacent cells in a same wordline as the target cell and/or cells in an upper or lower adjacent wordline to the target cell. The precompensated program values for the target cell are optionally provided to the flash memory.

摘要翻译： 提供了用于闪存中的写侧小区间干扰减轻的方法和装置。 通过获得写入到闪速存储器中的至少一个目标单元的程序数据来写入闪速存储器件; 为至少一个侵略者单元获得待编程的比目标小区晚的一个或多个程序数据位;并且通过产生预补偿的程序值来预补偿目标小区的小区间干扰。 侵略者细胞包括与靶细胞相邻的一个或多个细胞，例如与靶细胞相同的字线中的相邻细胞和/或与靶细胞的上或下相邻字线中的细胞。 目标单元的预补偿程序值可选地提供给闪存。

公开(公告)号：US09378835B2

公开(公告)日：2016-06-28

申请号：US13063895

申请日：2009-09-30

申请人： Harley F. Burger, Jr. ,  Erich F. Haratsch ,  Milos Ivkovic ,  Victor Krachkovsky ,  Nenad Miladinovic ,  Andrei Vityaev ,  Johnson Yen

发明人： Harley F. Burger, Jr. ,  Erich F. Haratsch ,  Milos Ivkovic ,  Victor Krachkovsky ,  Nenad Miladinovic ,  Andrei Vityaev ,  Johnson Yen

IPC分类号： G11C11/409 ,  G11C11/16 ,  G06F12/02 ,  G11C16/26 ,  G11C7/02 ,  G11C7/04 ,  G11C11/56 ,  G11C16/04 ,  G11C16/34 ,  G06F11/10

CPC分类号： G11C16/26 ,  G06F11/1012 ,  G06F11/1068 ,  G06F12/0246 ,  G06F2212/1032 ,  G06F2212/2022 ,  G11C7/02 ,  G11C7/04 ,  G11C11/16 ,  G11C11/5642 ,  G11C16/0483 ,  G11C16/3418 ,  G11C2211/5634

摘要： Methods and apparatus are provided for soft data generation for memory devices using reference cells. At least one soft data value is generated in a memory device by writing a known data to one or more reference cells; reading one or more of the reference cells; obtaining a read statistic based on the read one or more reference cells; and obtaining the at least one soft data value based on the obtained read statistic. The read statistics can optionally be obtained for one or more desired locations of a memory array; or for a given pattern, PATT, in one or more aggressor cells. The read statistic can optionally comprise asymmetric statistics obtained for a plurality of possible values.

摘要翻译： 提供了用于使用参考单元的存储器件的软数据生成的方法和装置。 通过将已知数据写入一个或多个参考单元，在存储器件中产生至少一个软数据值; 读取一个或多个参考细胞; 基于读取的一个或多个参考单元获得读取统计量; 以及基于获得的读取统计量获得所述至少一个软数据值。 可以可选地为存储器阵列的一个或多个所需位置获得读取统计; 或者对于一个或多个侵略者细胞中的给定模式PATT。 读取统计可以可选地包括为多个可能值获得的不对称统计量。

公开(公告)号：US08462549B2

公开(公告)日：2013-06-11

申请号：US13001278

申请日：2009-06-30

申请人： Erich F. Haratsch ,  Milos Ivkovic ,  Victor Krachkovsky ,  Nenad Miladinovic ,  Andrei Vityaev ,  Johnson Yen

发明人： Erich F. Haratsch ,  Milos Ivkovic ,  Victor Krachkovsky ,  Nenad Miladinovic ,  Andrei Vityaev ,  Johnson Yen

IPC分类号： G11C11/34

CPC分类号： G11C16/3427 ,  G06F11/1072 ,  G11C5/00 ,  G11C7/02 ,  G11C7/1006 ,  G11C11/5628 ,  G11C11/5642 ,  G11C16/10 ,  G11C16/3418

摘要： Methods and apparatus are provided for read-side intercell interference mitigation in flash memories. A flash memory device is read by obtaining a read value for at least one target cell; obtaining a value representing a voltage stored in at least one aggressor cell that was programmed after the target cell; determining intercell interference for the target cell from the at least one aggressor cell; and obtaining a new read value that compensates for the intercell interference by removing the determined intercell interference from the read value for the at least one target cell. The new read value can optionally be provided to a decoder. In an iterative implementation, one or more intercell interference mitigation parameters can be adjusted if a decoding error occurs.

摘要翻译： 提供了用于闪速存储器中的读侧细胞间干扰减轻的方法和装置。 通过获得至少一个目标单元的读取值来读取闪速存储器件; 获得代表在目标小区之后编程的至少一个攻击者小区中存储的电压的值; 从所述至少一个侵略者小区确定所述目标小区的小区间干扰; 以及通过从所述至少一个目标小区的读取值中去除所确定的小区间干扰来获得补偿小区间干扰的新的读取值。 可以可选地将新的读取值提供给解码器。 在迭代实现中，如果发生解码错误，则可以调整一个或多个小区间干扰减轻参数。

公开(公告)号：US20110141808A1

公开(公告)日：2011-06-16

申请号：US13001295

申请日：2009-07-21

申请人： Erich F. Haratsch ,  Milos Ivkovic ,  Victor Krachkovsky ,  Nenad Miladinovic ,  Andrei Vityaev ,  Johnson Yen

发明人： Erich F. Haratsch ,  Milos Ivkovic ,  Victor Krachkovsky ,  Nenad Miladinovic ,  Andrei Vityaev ,  Johnson Yen

IPC分类号： G11C16/04

CPC分类号： G11C16/10 ,  G11C11/5628 ,  G11C16/0483 ,  G11C16/3418 ,  G11C16/3427 ,  G11C16/3454 ,  G11C2211/5621

摘要： Methods and apparatus are provided for programming multiple program values per signal level in flash memories. A flash memory device having a plurality of program values is programmed by programming the flash memory device for a given signal level, wherein the programming step comprises a programming phase and a plurality of verify phases. In another variation, a flash memory device having a plurality of program values is programmed, and the programming step comprises a programming phase and a plurality of verify phases, wherein at least one signal level comprises a plurality of the program values. The signal levels or the program values (or both) can be represented using one or more of a voltage, a current and a resistance.

摘要翻译： 提供了用于在闪速存储器中编程每个信号电平的多个程序值的方法和装置。 具有多个编程值的闪速存储器件通过针对给定的信号电平对闪速存储器件进行编程来编程，其中编程步骤包括编程阶段和多个验证阶段。 在另一个实施例中，编程具有多个编程值的闪速存储器件，并且编程步骤包括编程阶段和多个验证阶段，其中至少一个信号电平包括多个程序值。 可以使用电压，电流和电阻中的一个或多个来表示信号电平或程序值（或两者）。

公开(公告)号：US20110149657A1

公开(公告)日：2011-06-23

申请号：US13001286

申请日：2009-06-30

申请人： Erich F. Haratsch ,  Milos Ivkovic ,  Victor Krachkovsky ,  Nenad Miladinovic ,  Andrei Vityaev ,  Johnson Yen

发明人： Erich F. Haratsch ,  Milos Ivkovic ,  Victor Krachkovsky ,  Nenad Miladinovic ,  Andrei Vityaev ,  Johnson Yen

IPC分类号： G11C16/10

CPC分类号： G11C16/3427 ,  G06F11/1072 ,  G11C5/00 ,  G11C7/02 ,  G11C7/1006 ,  G11C11/5628 ,  G11C11/5642 ,  G11C16/10 ,  G11C16/3418

摘要： Methods and apparatus are provided for write-side intercell interference mitigation in flash memories. A flash memory device is written by obtaining program data to be written to at least one target cell in the flash memory; obtaining one or more bits of program data for at least one aggressor cell to be programmed later than the target cell: and precompensating for intercell interference for the target cell by generating precompensated program values. The aggressor cells comprise one or more cells adjacent to the target cell, such as adjacent cells in a same wordline as the target cell and/or cells in an upper or lower adjacent wordline to the target cell. The precompensated program values for the target cell are optionally provided to the flash memory.

摘要翻译： 提供了用于闪存中的写侧小区间干扰减轻的方法和装置。 通过获得写入到闪速存储器中的至少一个目标单元的程序数据来写入闪速存储器件; 为至少一个侵略者单元获得待编程的比目标小区晚的一个或多个程序数据位;并且通过产生预补偿的程序值来预补偿目标小区的小区间干扰。 侵略者细胞包括与靶细胞相邻的一个或多个细胞，例如与靶细胞相同的字线中的相邻细胞和/或与靶细胞的上或下相邻字线中的细胞。 目标单元的预补偿程序值可选地提供给闪存。