利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

28 条记录 (耗时 0.018 秒)

    Link calibration
    1.
    发明授权
    Link calibration 有权
    链接校准

    公开(公告)号：US08064536B2

    公开(公告)日：2011-11-22

    申请号：US11964598

    申请日：2007-12-26

    申请人： Ganesh Balamurugan ,  Joseph Kennedy

    发明人： Ganesh Balamurugan ,  Joseph Kennedy

    IPC分类号： H04L27/00

    CPC分类号： H04L25/03878 ,  H04L1/0002 ,  H04L25/0272 ,  H04L25/0282 ,  H04L25/0292

    摘要： In some embodiments, provided are methods and circuits to control the power efficiency of a transceiver or a transmitter in a scalable I/O link (a link whose bandwidth and power can be adjusted to meet changing performance demands).

    摘要翻译： 在一些实施例中，提供了用于控制可伸缩I / O链路（能够调整其带宽和功率以满足不断变化的性能需求的链路）的收发器或发射机的功率效率的方法和电路。

    LINK CALIBRATION
    2.
    发明申请
    LINK CALIBRATION 有权
    链接校准

    公开(公告)号：US20090168855A1

    公开(公告)日：2009-07-02

    申请号：US11964598

    申请日：2007-12-26

    申请人： Ganesh Balamurugan ,  Joseph Kennedy

    发明人： Ganesh Balamurugan ,  Joseph Kennedy

    IPC分类号： H04B1/38 ,  H04L27/00

    CPC分类号： H04L25/03878 ,  H04L1/0002 ,  H04L25/0272 ,  H04L25/0282 ,  H04L25/0292

    摘要： In some embodiments, provided are methods and circuits to control the power efficiency of a transceiver or a transmitter in a scalable I/O link (a link whose bandwidth and power can be adjusted to meet changing performance demands).

    摘要翻译： 在一些实施例中，提供了用于控制可伸缩I / O链路（能够调整其带宽和功率以满足不断变化的性能需求的链路）的收发器或发射机的功率效率的方法和电路。

    Method and apparatus to perform on-die waveform capture
    5.
    发明申请
    Method and apparatus to perform on-die waveform capture 有权
    执行管芯上波形捕获的方法和装置

    公开(公告)号：US20050134369A1

    公开(公告)日：2005-06-23

    申请号：US10743349

    申请日：2003-12-23

    申请人： Bryan Casper ,  Aaron Martin ,  James Jaussi ,  Stephen Mooney ,  Ganesh Balamurugan

    发明人： Bryan Casper ,  Aaron Martin ,  James Jaussi ,  Stephen Mooney ,  Ganesh Balamurugan

    IPC分类号： H03F1/02

    CPC分类号： H03K5/19

    摘要： An integrated circuit is provided that includes a first port to receive a first signal from a first channel and a first device coupled to the first port to modify a channel response of the first signal received from the first channel. A waveform capture device may be coupled to the first device to capture a waveform of a signal modified by the first device.

    摘要翻译： 提供一种集成电路，其包括从第一信道接收第一信号的第一端口和耦合到第一端口的第一设备，以修改从第一信道接收的第一信号的信道响应。 波形捕获装置可以耦合到第一装置以捕获由第一装置修改的信号的波形。

    Adaptive equalization using a conditional update sign-sign least mean square algorithm
    6.
    发明申请
    Adaptive equalization using a conditional update sign-sign least mean square algorithm 有权
    使用条件更新符号最小均方算法进行自适应均衡

    公开(公告)号：US20050053125A1

    公开(公告)日：2005-03-10

    申请号：US10660228

    申请日：2003-09-10

    申请人： Ganesh Balamurugan ,  Bryan Casper ,  James Jaussi ,  Stephen Mooney

    发明人： Ganesh Balamurugan ,  Bryan Casper ,  James Jaussi ,  Stephen Mooney

    IPC分类号： H03H21/00 ,  H04L25/03 ,  H03K5/159

    CPC分类号： H03H21/0043 ,  H03H21/0001 ,  H03H2021/0065 ,  H04L25/03038 ,  H04L25/03885 ,  H04L2025/03477 ,  H04L2025/03617

    摘要： An adaptive equalizer finite impulse response (FIR) filter for high-speed communication channels with modest complexity, where the filter is iteratively updated during a training sequence by a circuit performing the update: {overscore (h)}(t+1)={overscore (h)}(t)+μ[sgn{d(t)}−sgn{z(t)−Kd(t)}]sgn{{overscore (x)}(t)}, where {overscore (h)}(t) is the filter vector representing the filter taps of the FIR filter, {overscore (x)}(t) is the data vector representing present and past samples of the received data x(t), d(t) is the desired data used for training, z(t) is the output of the FIR filter, μ determines the memory or window size of the adaptation, and K is a scale factor taking into account practical limitations of the communication channel, receiver, and equalizer. Furthermore, a procedure and circuit structure is provided for calibrating the scale factor K.

    摘要翻译： 用于具有适度复杂度的高速通信信道的自适应均衡器有限脉冲响应（FIR）滤波器，其中在训练序列期间通过执行更新的电路迭代地更新滤波器：{overscore（h（t + 1）= {overscore（ h（t）+ mu [sgn {d（t）} - sgn {z（t）-Kd（t）}] sgn {{overscore（x（t）}，其中{overscore（h（t） 表示FIR滤波器的滤波器抽头的向量{overscore（x（t））是表示接收数据x（t）的当前和过去样本的数据向量，d（t）是用于训练的期望数据，z ）是FIR滤波器的输出，mu确定适配的存储器或窗口大小，K是考虑到通信信道，接收机和均衡器的实际限制的比例因子，并且提供了一个过程和电路结构 用于校准比例因子K.

    Leakage-tolerant circuit and method for large register files
    7.
    发明授权
    Leakage-tolerant circuit and method for large register files 有权
    大容量寄存器文件的漏电电路及方法

    公开(公告)号：US06388940B1

    公开(公告)日：2002-05-14

    申请号：US09672177

    申请日：2000-09-27

    申请人： Atila Alvandpour ,  Ganesh Balamurugan ,  Krishnamurthy Soumyanath

    发明人： Atila Alvandpour ,  Ganesh Balamurugan ,  Krishnamurthy Soumyanath

    IPC分类号： G11C800

    CPC分类号： G11C7/12 ,  G11C11/419

    摘要： A novel circuit technique for reducing leakage currents through the read-path of large register files in which a negative gate-source voltage is forced on a critical pass transistor between a cell read transistor and a local bitline such that when the cell is in a first state, the leakage current from a dynamic node of the cell read transistor is reduced. The reduced leakage current increases the robustness and performance of the read operation.

    摘要翻译： 一种新颖的电路技术，用于减小通过大寄存器堆的读路径的漏电流，其中在栅极读取晶体管和局部位线之间的临界传输晶体管上施加负栅极 - 源极电压，使得当单元处于第一 状态，来自单元读取晶体管的动态节点的漏电流减小。 减小的漏电流增加了读操作的鲁棒性和性能。

    Low power architecture for register files
    9.
    发明授权
    Low power architecture for register files 有权
    注册文件的低功耗体系结构

    公开(公告)号：US06597623B2

    公开(公告)日：2003-07-22

    申请号：US09896349

    申请日：2001-06-28

    申请人： Ram Krishnamurthy ,  Ganesh Balamurugan

    发明人： Ram Krishnamurthy ,  Ganesh Balamurugan

    IPC分类号： G11C800

    CPC分类号： G11C8/10 ,  G06F9/30141

    摘要： A low power architecture for register files is provided. A decoder receives a specified bit address divided into a first input and a second input. The decoder is split into a first stage and a second stage. A pre-decoder in the first stage receives the first input, identifies a local bitline that is accessed, and outputs a first signal to a register file array. A post decoder in the second stage receives the second input and the first signal, processes the identification of the local bitline, and generates a second signal to be sent to the register file array. A delay synchronizes the first signal and the second signal so that both signals reach the register file array simultaneously.

    摘要翻译： 提供了一种用于注册文件的低功耗架构。 解码器接收分成第一输入和第二输入的指定位地址。 解码器被分成第一阶段和第二阶段。 第一级的预解码器接收第一输入，识别被访问的本地位线，并将第一信号输出到寄存器文件阵列。 第二级的后解码器接收第二输入和第一信号，处理本地位线的识别，并产生要发送到寄存器文件阵列的第二信号。 延迟同步第一信号和第二信号，使得两个信号同时到达寄存器文件阵列。

    Clock and data recovery (CDR) method and apparatus
    10.
    发明授权
    Clock and data recovery (CDR) method and apparatus 有权
    时钟和数据恢复（CDR）方法和设备

    公开(公告)号：US08015429B2

    公开(公告)日：2011-09-06

    申请号：US12165428

    申请日：2008-06-30

    申请人： Ganesh Balamurugan ,  Frank P. O'Mahony ,  Bryan K. Casper

    发明人： Ganesh Balamurugan ,  Frank P. O'Mahony ,  Bryan K. Casper

    IPC分类号： G06F1/12 ,  G06F1/04 ,  H03K9/00

    CPC分类号： H04L7/0337 ,  H03L7/0814 ,  H03L7/091 ,  H04L7/0004

    摘要： Embodiments of methods and apparatus for clock and data recovery are disclosed. In some embodiments, a method for recovering data from an input data stream of a device is disclosed, the method comprising synchronizing, during an initialization phase, a data clock (DCK) with an input data stream; synchronizing, during the initialization phase, an edge clock signal (ECK) with the input data stream based at least in part on a phase relationship between the ECK and the synchronized DCK; and sampling, during the initialization phase, a rising edge of the input data stream with the synchronized ECK to generate a transition level reference voltage. Additional variants and embodiments may also be disclosed and claimed.

    摘要翻译： 公开了用于时钟和数据恢复的方法和装置的实施例。 在一些实施例中，公开了一种用于从设备的输入数据流恢复数据的方法，所述方法包括在初始化阶段期间使具有输入数据流的数据时钟（DCK）同步; 在所述初始化阶段期间，使所述输入数据流的边缘时钟信号（ECK）至少部分地基于所述ECK和所述同步DCK之间的相位关系同步; 并且在初始化阶段期间，利用同步的ECK对输入数据流的上升沿进行采样，以产生转换电平参考电压。 也可以公开和要求保护附加的变型和实施例。