公开(公告)号：US06195676B1

公开(公告)日：2001-02-27

申请号：US08003000

申请日：1993-01-11

申请人： George A. Spix ,  Diane M. Wengelski ,  Stuart W. Hawkinson ,  Mark D. Johnson ,  Jeremiah D. Burke ,  Keith J. Thompson ,  Gregory G. Gaertner ,  Giacomo G. Brussino ,  Richard E. Hessel ,  David M. Barkai ,  Steve S. Chen ,  Steven G. Oslon ,  Robert E. Strout, II ,  Jon A. Masamitsu ,  David M. Cox ,  Linda J. O'Gara ,  Kelly T. O'Hair ,  David A. Seberger ,  James C. Rasbold ,  Timothy J. Cramer ,  Don A. Van Dyke ,  Ashok Chandramouli

发明人： George A. Spix ,  Diane M. Wengelski ,  Stuart W. Hawkinson ,  Mark D. Johnson ,  Jeremiah D. Burke ,  Keith J. Thompson ,  Gregory G. Gaertner ,  Giacomo G. Brussino ,  Richard E. Hessel ,  David M. Barkai ,  Steve S. Chen ,  Steven G. Oslon ,  Robert E. Strout, II ,  Jon A. Masamitsu ,  David M. Cox ,  Linda J. O'Gara ,  Kelly T. O'Hair ,  David A. Seberger ,  James C. Rasbold ,  Timothy J. Cramer ,  Don A. Van Dyke ,  Ashok Chandramouli

IPC分类号： G06F946

CPC分类号： G06F9/30149 ,  G06F8/41 ,  G06F8/433 ,  G06F8/445 ,  G06F8/45 ,  G06F9/30021 ,  G06F9/30094 ,  G06F9/3802 ,  G06F9/3804 ,  G06F9/3834 ,  G06F9/3836 ,  G06F9/3838 ,  G06F9/3855 ,  G06F9/4881 ,  G06F11/3664 ,  G06F12/023 ,  G06F12/08 ,  G06F12/12 ,  G06F15/17381 ,  G06F15/8076 ,  G06F15/8092

摘要： An integrated software architecture for a highly parallel multiprocessor system having multiple tightly-coupled processors that share a common memory efficiently controls the interface with and execution of programs on such a multiprocessor system. The software architecture combines a symmetrically integrated multithreaded operating system and an integrated parallel user environment. The operating system distributively implements an anarchy-based scheduling model for the scheduling of processes and resources by allowing each processor to access a single image of the operating system stored in the common memory that operates on a common set of operating system shared resources. The user environment provides a common visual representation for a plurality of program development tools that provide compilation, execution and debugging capabilities for multithreaded user programs and assumes parallelism as the standard mode of operation.

摘要翻译： 具有共享公用存储器的多个紧密耦合处理器的高度并行多处理器系统的集成软件架构有效地控制与这种多处理器系统上的程序的接口和执行。 软件架构结合了对称集成的多线程操作系统和集成并行用户环境。 操作系统通过允许每个处理器访问存储在公共存储器中的操作系统的单个映像来分布式地实现用于进程和资源的调度的基于无政府状态的调度模型，该公共存储器在公共操作系统共享资源集合上操作。 用户环境为多个程序开发工具提供了通用的可视化表示，为多线程用户程序提供编译，执行和调试功能，并假设并行性作为标准操作模式。

公开(公告)号：US5179702A

公开(公告)日：1993-01-12

申请号：US537466

申请日：1990-06-11

申请人： George A. Spix ,  Diane M. Wengelski ,  Stuart W. Hawkinson ,  Mark D. Johnson ,  Jeremiah D. Burke ,  Keith J. Thompson ,  Gregory G. Gaertner ,  Giacomo G. Brussino ,  Richard E. Hessel ,  David M. Barkai ,  Steve S. Chen ,  Steven G. Oslon ,  Robert E. Strout, II ,  Jon A. Masamitsu ,  David M. Cox ,  Linda J. O'Gara ,  Kelly T. O'Hair ,  David A. Seberger ,  James C. Rasbold ,  Timothy J. Cramer ,  Don A. Van Dyke ,  Ashok Chandramouli

发明人： George A. Spix ,  Diane M. Wengelski ,  Stuart W. Hawkinson ,  Mark D. Johnson ,  Jeremiah D. Burke ,  Keith J. Thompson ,  Gregory G. Gaertner ,  Giacomo G. Brussino ,  Richard E. Hessel ,  David M. Barkai ,  Steve S. Chen ,  Steven G. Oslon ,  Robert E. Strout, II ,  Jon A. Masamitsu ,  David M. Cox ,  Linda J. O'Gara ,  Kelly T. O'Hair ,  David A. Seberger ,  James C. Rasbold ,  Timothy J. Cramer ,  Don A. Van Dyke ,  Ashok Chandramouli

IPC分类号： G06F9/06 ,  G06F9/30 ,  G06F9/32 ,  G06F9/38 ,  G06F9/44 ,  G06F9/45 ,  G06F9/46 ,  G06F9/48 ,  G06F11/28 ,  G06F11/36 ,  G06F12/02 ,  G06F12/08 ,  G06F12/12 ,  G06F15/16 ,  G06F15/167 ,  G06F15/173 ,  G06F15/78 ,  G06F15/80

CPC分类号： G06F9/30149 ,  G06F11/3664 ,  G06F12/023 ,  G06F12/08 ,  G06F12/12 ,  G06F15/17381 ,  G06F15/8076 ,  G06F15/8092 ,  G06F8/41 ,  G06F8/433 ,  G06F8/445 ,  G06F8/45 ,  G06F9/30021 ,  G06F9/30094 ,  G06F9/3802 ,  G06F9/3804 ,  G06F9/3834 ,  G06F9/3836 ,  G06F9/3838 ,  G06F9/3855 ,  G06F9/4881

摘要： An integrated software architecture for a highly parallel multiprocessor system having multiple tightly-coupled processors that share a common memory efficiently controls the interface with and execution of programs on such a multiprocessor system. The software architecture combines a symmetrically integrated multithreaded operating system and an integrated parallel user environment. The operating system distributively implements an anarchy-based scheduling model for the scheduling of processes and resources by allowing each processor to access a single image of the operating system stored in the common memory that operates on a common set of operating system shared resources. The user environment provides a common visual representation for a plurality of program development tools that provide compilation, execution and debugging capabilities for multithreaded user programs and assumes parallelism as the standard mode of operation.

摘要翻译： 具有共享公用存储器的多个紧密耦合处理器的高度并行多处理器系统的集成软件架构有效地控制与这种多处理器系统上的程序的接口和执行。 软件架构结合了对称集成的多线程操作系统和集成并行用户环境。 操作系统通过允许每个处理器访问存储在公共存储器中的操作系统的单个映像来分布式地实现用于进程和资源的调度的基于无政府状态的调度模型，该公共存储器在公共操作系统共享资源集合上操作。 用户环境为多个程序开发工具提供了通用的可视化表示，为多线程用户程序提供编译，执行和调试功能，并假设并行性作为标准操作模式。

公开(公告)号：US5175856A

公开(公告)日：1992-12-29

申请号：US572043

申请日：1990-08-23

申请人： Don A. Van Dyke ,  Timothy J. Cramer ,  James C. Rasbold ,  Kelly T. O'Hair ,  David M. Cox ,  David A. Seberger ,  Linda J. O'Gara ,  Jon A. Masamitsu ,  Robert E. Strout, II ,  Ashok Chandramouli

发明人： Don A. Van Dyke ,  Timothy J. Cramer ,  James C. Rasbold ,  Kelly T. O'Hair ,  David M. Cox ,  David A. Seberger ,  Linda J. O'Gara ,  Jon A. Masamitsu ,  Robert E. Strout, II ,  Ashok Chandramouli

IPC分类号： G06F9/06 ,  G06F9/44 ,  G06F9/45 ,  G06F11/28 ,  G06F11/36 ,  G06F12/02 ,  G06F12/08 ,  G06F12/12

CPC分类号： G06F8/41 ,  G06F11/3664 ,  G06F12/023 ,  G06F12/08 ,  G06F12/12 ,  G06F8/433 ,  G06F8/445 ,  G06F8/45

摘要： A modular compilation system that utilizes a fully integrated hierarchical representation as a common intermediate representation to compile source code programs written in one or more procedural programming languages into an executable object code file. The structure of the integrated common intermediate representation supports machine-independent optimizations, as well as machine-dependent optimizations, and also supports source-level debugging of the executable object code file. The integrated hierarchical representation (IHR) is language independent and is shared by all of the components of the software development system, including the debugger.

摘要翻译： 一种模块化编译系统，其利用完全集成的层次表示作为公共中间表示，以将一个或多个过程编程语言编写的源代码程序编译成可执行目标代码文件。 集成通用中间代码的结构支持独立于机器的优化，以及依赖于机器的优化，还支持可执行对象代码文件的源代码级调试。 集成分层表示（IHR）是语言无关的，由软件开发系统的所有组件（包括调试器）共享。

公开(公告)号：US5339415A

公开(公告)日：1994-08-16

申请号：US973598

申请日：1992-11-09

申请人： Robert E. Strout, II ,  George A. Spix ,  Jon A. Masamitsu ,  David M. Cox ,  Gregory G. Gaertner ,  Diane M. Wengelski ,  Keith J. Thompson

发明人： Robert E. Strout, II ,  George A. Spix ,  Jon A. Masamitsu ,  David M. Cox ,  Gregory G. Gaertner ,  Diane M. Wengelski ,  Keith J. Thompson

IPC分类号： G06F9/44 ,  G06F9/45 ,  G06F9/48 ,  G06F11/36 ,  G06F12/02 ,  G06F12/08 ,  G06F12/12 ,  G06F9/46

CPC分类号： G06F9/4881 ,  G06F12/023 ,  G06F12/08 ,  G06F12/12 ,  G06F8/41 ,  G06F8/433 ,  G06F8/445 ,  G06F8/45

摘要： On a tightly coupled multiprocessor computer system, the multiple parallel regions of a multithreaded applications program can execute simultaneously as multiple threads on a plurality of processors. Furthermore, a plurality of multithreaded programs may run simultaneously. The current invention uses an efficient system to schedule and reschedule processors to run these multiple threads. Scheduling is integrated at two levels: at the first level, processors are assigned processes. At the next level, processes are assigned threads. Increased efficiency is achieved by this integration and also by the formation of processes with destructible context. It makes use of shared storage to indicate the process request level and the control state for each parallel region.

摘要翻译： 在紧密耦合的多处理器计算机系统上，多线程应用程序的多个并行区域可以作为多个处理器上的多个线程同时执行。 此外，多个多线程程序可以同时运行。 本发明使用有效的系统来调度和重新安排处理器以运行这些多个线程。 调度集成在两个级别：在第一级，处理器被分配进程。 在下一级，进程被分配线程。 通过这种整合以及形成具有破坏性上下文的过程来提高效率。 它利用共享存储来指示每个并行区域的进程请求级别和控制状态。

公开(公告)号：US5165038A

公开(公告)日：1992-11-17

申请号：US536198

申请日：1990-06-11

申请人： Douglas R. Beard ,  George A. Spix ,  Edward C. Miller ,  Robert E. Strout, II ,  Anthony R. Schooler ,  Alexander A. Silbey ,  Brian D. Vanderwarn ,  Jimmie R. Wilson ,  Richard E. Hessel ,  Andrew E. Phelps

发明人： Douglas R. Beard ,  George A. Spix ,  Edward C. Miller ,  Robert E. Strout, II ,  Anthony R. Schooler ,  Alexander A. Silbey ,  Brian D. Vanderwarn ,  Jimmie R. Wilson ,  Richard E. Hessel ,  Andrew E. Phelps

IPC分类号： G06F15/16 ,  G06F9/30 ,  G06F9/32 ,  G06F9/38 ,  G06F9/44 ,  G06F9/45 ,  G06F11/36 ,  G06F15/167 ,  G06F15/17 ,  G06F15/173 ,  G06F15/78 ,  G06F15/80

CPC分类号： G06F15/17375 ,  G06F15/17 ,  G06F15/17381 ,  G06F15/8076 ,  G06F15/8092 ,  G06F8/433 ,  G06F8/45 ,  G06F9/30021 ,  G06F9/3004 ,  G06F9/30087 ,  G06F9/30094 ,  G06F9/30101 ,  G06F9/3012 ,  G06F9/30149 ,  G06F9/3802 ,  G06F9/3804 ,  G06F9/3834 ,  G06F9/3836 ,  G06F9/3838 ,  G06F9/3857

摘要： Global registers for a multiprocessor system support multiple parallel access paths for simultaneous operations on separate sets of global registers, each set of global registers referred to as a global register file. An arbitration mechanism associated with the global registers is used for resolving multiple, simultaneous requests to a single global register file. An arithmetic and logical unit (ALU) is also associated with each global register file for allowing atomic arithmetic operations to be performed on the entire register value for any of the global registers in that global register file.

摘要翻译： 用于多处理器系统的全局寄存器支持多个并行访问路径，用于在单独的全局寄存器集合上同时操作，每组全局寄存器被称为全局寄存器文件。 与全局寄存器相关联的仲裁机制用于解析对单个全局寄存器文件的多个同时请求。 算术和逻辑单元（ALU）也与每个全局寄存器文件相关联，以允许对该全局寄存器文件中的任何全局寄存器的整个寄存器值执行原子算术运算。

公开(公告)号：US5193187A

公开(公告)日：1993-03-09

申请号：US898387

申请日：1992-06-10

申请人： Robert E. Strout, II ,  George A. Spix ,  Edward C. Miller ,  Anthony R. Schooler ,  Alexander A. Silbey ,  Andrew E. Phelps ,  Brian D. Vanderwarn ,  Gregory G. Gaertner

发明人： Robert E. Strout, II ,  George A. Spix ,  Edward C. Miller ,  Anthony R. Schooler ,  Alexander A. Silbey ,  Andrew E. Phelps ,  Brian D. Vanderwarn ,  Gregory G. Gaertner

IPC分类号： G06F9/30 ,  G06F9/32 ,  G06F9/38 ,  G06F9/44 ,  G06F9/45 ,  G06F11/07 ,  G06F11/36 ,  G06F13/24 ,  G06F15/173 ,  G06F15/78 ,  G06F15/80

CPC分类号： G06F11/0724 ,  G06F11/0712 ,  G06F11/0793 ,  G06F11/362 ,  G06F13/24 ,  G06F15/17381 ,  G06F15/8076 ,  G06F15/8092 ,  G06F8/433 ,  G06F8/45 ,  G06F9/30021 ,  G06F9/30094 ,  G06F9/30101 ,  G06F9/3012 ,  G06F9/30149 ,  G06F9/3802 ,  G06F9/3804 ,  G06F9/3834 ,  G06F9/3836 ,  G06F9/3838 ,  G06F11/36

摘要： A fast interrupt mechanism is capable of simultaneously interrupting a community of associated processors in a multiprocessor system. The fast interrupt mechanism enables the more effective debugging of software executing on a multiprocessor system by allowing all of the processors in a community associated with a parallel process to be halted within a limited number of clock cycles following a hardware exception or processor breakpoint. The fast interrupt mechanism consists of a set of registers that are used to identify associations among multiple processors, a comparison matrix that is used to select processors to be interrupted, a network of interconnections that transmit interrupt events to and from the processors, and elements in the processors that create and respond to fast interrupt events.

摘要翻译： 快速中断机制能够同时中断多处理器系统中相关处理器的社区。 快速中断机制使得能够在多处理器系统上执行软件的更有效的调试，允许与并行进程相关联的社区中的所有处理器在硬件异常或处理器断点之后的有限数量的时钟周期内停止。 快速中断机制包括一组用于识别多个处理器之间的关联的寄存器，用于选择要中断的处理器的比较矩阵，向处理器发送中断事件的互连网络，以及从处理器传送中断事件的互连网络 处理器创建并响应快速中断事件。

公开(公告)号：US5524255A

公开(公告)日：1996-06-04

申请号：US379123

申请日：1995-01-27

申请人： Douglas R. Beard ,  George A. Spix ,  Edward C. Miller ,  Robert E. Strout, II ,  Anthony R. Schooler ,  Alexander A. Silbey ,  Brian D. Vanderwarn ,  Jimmie R. Wilson ,  Richard E. Hessel ,  Andrew E. Phelps

发明人： Douglas R. Beard ,  George A. Spix ,  Edward C. Miller ,  Robert E. Strout, II ,  Anthony R. Schooler ,  Alexander A. Silbey ,  Brian D. Vanderwarn ,  Jimmie R. Wilson ,  Richard E. Hessel ,  Andrew E. Phelps

IPC分类号： G06F9/30 ,  G06F9/32 ,  G06F9/38 ,  G06F9/44 ,  G06F9/45 ,  G06F11/36 ,  G06F15/17 ,  G06F15/173 ,  G06F15/78 ,  G06F15/80 ,  G06F15/163

CPC分类号： G06F9/3004 ,  G06F15/17 ,  G06F15/17375 ,  G06F15/17381 ,  G06F15/8076 ,  G06F15/8092 ,  G06F8/433 ,  G06F8/45 ,  G06F9/30021 ,  G06F9/30043 ,  G06F9/30087 ,  G06F9/30094 ,  G06F9/30101 ,  G06F9/3012 ,  G06F9/30141 ,  G06F9/30149 ,  G06F9/3802 ,  G06F9/3804 ,  G06F9/3834 ,  G06F9/3836 ,  G06F9/3838 ,  G06F9/3857

摘要： A global register system provides communication and coordination among a plurality of processors sharing a common memory in a multiprocessor system which access one or more registers within a shared resource circuit that is separate from the common memory and is symmetrically accessible by the plurality of processors in the multiprocessor system. The global register system is accessed by direct addresses determined by the processor from a previously assigned indirect address and an instruction accessing the data stored in global registers. Arithmetic or logic operation on a data value stored in a selected one of the registers are performed by the global register system independent from the processors or the common memory in order to modify the data value in the selected global register as part of an atomic operation performed in response to a single read-and-modify instruction received from one of the processors.

摘要翻译： 全局注册系统提供在多处理器系统中共享公共存储器的多个处理器之间的通信和协调，多处理器系统访问共享资源电路内的一个或多个与公共存储器分离的寄存器，并且可由多个处理器对称地访问 多处理器系统 全局寄存器系统由处理器从先前分配的间接地址确定的直接地址和访问存储在全局寄存器中的数据的指令访问。 存储在所选择的一个寄存器中的数据值的算术或逻辑运算由独立于处理器或公共存储器的全局寄存器系统执行，以便修改所选择的全局寄存器中的数据值，作为执行的原子操作的一部分 响应于从一个处理器接收的单个读取和修改指令。