公开(公告)号：US5717881A

公开(公告)日：1998-02-10

申请号：US481060

申请日：1995-06-07

申请人： Douglas R. Beard ,  Andrew E. Phelps ,  Michael A. Woodmansee ,  Richard G. Blewett ,  Jeffrey A. Lohman ,  Alexander A. Silbey ,  George A. Spix ,  Frederick J. Simmons ,  Don A. Van Dyke

发明人： Douglas R. Beard ,  Andrew E. Phelps ,  Michael A. Woodmansee ,  Richard G. Blewett ,  Jeffrey A. Lohman ,  Alexander A. Silbey ,  George A. Spix ,  Frederick J. Simmons ,  Don A. Van Dyke

IPC分类号： G06F12/06 ,  G06F9/30 ,  G06F9/32 ,  G06F9/38 ,  G06F9/44 ,  G06F9/45 ,  G06F11/36 ,  G06F15/16 ,  G06F15/173 ,  G06F15/78 ,  G06F15/80 ,  G06F17/16

CPC分类号： G06F9/30087 ,  G06F11/3632 ,  G06F15/17381 ,  G06F15/8076 ,  G06F15/8092 ,  G06F8/433 ,  G06F8/45 ,  G06F9/30021 ,  G06F9/3004 ,  G06F9/30094 ,  G06F9/3013 ,  G06F9/30138 ,  G06F9/30141 ,  G06F9/30149 ,  G06F9/3802 ,  G06F9/3804 ,  G06F9/3814 ,  G06F9/3816 ,  G06F9/3828 ,  G06F9/3834 ,  G06F9/3836 ,  G06F9/3838 ,  G06F9/3846 ,  G06F9/3855 ,  G06F9/3857 ,  G06F9/3875 ,  G06F9/3885

摘要： An improved high performance hardwired supercomputer data processing apparatus includes instruction means adpated to issue one and two parcel instructions. Instruction fetch means provides an instruction stream of two parcel items in sequence. Instruction decode means is responsive to each two parcel item for determining in one clock cycle whether the two parcel item is a single two parcel instruction or two one parcel instructions, for issuing each two parcel instruction for execution during the one clock cycle, and for issuing one then the other of the two one parcel instructions for execution in sequence during the one clock cycle and the next succeeding clock cycle.

摘要翻译： 改进的高性能硬连线超级计算机数据处理装置包括用于发出一个和两个包裹指令的指令装置。 指令提取装置依次提供两个包裹项目的指令流。 指令解码装置响应于每个两个宗地项目，以在一个时钟周期内确定两个宗地项目是否是单个两个宗地指令或两个一个包裹指令，用于在一个时钟周期内发出每个两个宗地指令以执行，并发出 一个是两个一个包裹指令中的另一个，用于在一个时钟周期和下一个后续时钟周期期间依次执行。

公开(公告)号：US5659706A

公开(公告)日：1997-08-19

申请号：US486612

申请日：1995-06-07

申请人： Douglas R. Beard ,  Andrew E. Phelps ,  Michael A. Woodmansee ,  Richard G. Blewett ,  Jeffrey A. Lohman ,  Alexander A. Silbey ,  George A. Spix ,  Frederick J. Simmons ,  Don A. Van Dyke

发明人： Douglas R. Beard ,  Andrew E. Phelps ,  Michael A. Woodmansee ,  Richard G. Blewett ,  Jeffrey A. Lohman ,  Alexander A. Silbey ,  George A. Spix ,  Frederick J. Simmons ,  Don A. Van Dyke

IPC分类号： G06F12/06 ,  G06F9/30 ,  G06F9/32 ,  G06F9/38 ,  G06F9/44 ,  G06F9/45 ,  G06F11/36 ,  G06F15/16 ,  G06F15/173 ,  G06F15/78 ,  G06F15/80 ,  G06F17/16 ,  G06F13/00

CPC分类号： G06F9/30087 ,  G06F11/3632 ,  G06F15/17381 ,  G06F15/8076 ,  G06F15/8092 ,  G06F8/433 ,  G06F8/45 ,  G06F9/30021 ,  G06F9/3004 ,  G06F9/30094 ,  G06F9/3013 ,  G06F9/30138 ,  G06F9/30141 ,  G06F9/30149 ,  G06F9/3802 ,  G06F9/3804 ,  G06F9/3814 ,  G06F9/3816 ,  G06F9/3828 ,  G06F9/3834 ,  G06F9/3836 ,  G06F9/3838 ,  G06F9/3846 ,  G06F9/3855 ,  G06F9/3857 ,  G06F9/3875 ,  G06F9/3885

摘要： The present invention is an improved high performance scalar/vector processor. In the preferred embodiment, the scalar/vector processor is used in a multiprocessor system. The scalar/vector processor is comprised of a scalar processor for operating on scalar and logical instructions, including a plurality of independent functional units operably connected to the scalar processor, a vector processor for operating on vector instructions, including a plurality of independent functional units operably connected to the vector processor, and an instruction control mechanism for fetching both the scalar and vector instructions from an instruction cache and controlling the operation of those instructions in both the scalar and vector processor. The instruction control mechanism is designed to enhance the performance of the scalar/vector processor by keeping a multiplicity of pipelines substantially filled with a minimum number of gaps.

摘要翻译： 本发明是一种改进的高性能标量/向量处理器。 在优选实施例中，在多处理器系统中使用标量/向量处理器。 标量/矢量处理器包括用于对标量和逻辑指令进行操作的标量处理器，包括可操作地连接到标量处理器的多个独立功能单元，用于在矢量指令上操作的矢量处理器，包括多个独立的功能单元， 连接到向量处理器，以及指令控制机制，用于从指令高速缓存取出标量和向量指令，并控制标量和向量处理器中的这些指令的操作。 指令控制机制旨在通过保持基本上填充有最小数量的间隙的多个管线来增强标量/向量处理器的性能。

公开(公告)号：US5544337A

公开(公告)日：1996-08-06

申请号：US487952

申请日：1995-06-07

申请人： Douglas R. Beard ,  Andrew E. Phelps ,  Michael A. Woodmansee ,  Richard G. Blewett ,  Jeffrey A. Lohman ,  Alexander A. Silbey ,  George A. Spix ,  Frederick J. Simmons ,  Don A. Van Dyke

发明人： Douglas R. Beard ,  Andrew E. Phelps ,  Michael A. Woodmansee ,  Richard G. Blewett ,  Jeffrey A. Lohman ,  Alexander A. Silbey ,  George A. Spix ,  Frederick J. Simmons ,  Don A. Van Dyke

IPC分类号： G06F9/30 ,  G06F9/32 ,  G06F9/38 ,  G06F9/44 ,  G06F9/45 ,  G06F11/36 ,  G06F15/173 ,  G06F15/78 ,  G06F15/80

CPC分类号： G06F9/3013 ,  G06F15/17381 ,  G06F15/8076 ,  G06F15/8092 ,  G06F8/433 ,  G06F8/45 ,  G06F9/30021 ,  G06F9/30094 ,  G06F9/30101 ,  G06F9/30141 ,  G06F9/30149 ,  G06F9/3802 ,  G06F9/3804 ,  G06F9/3816 ,  G06F9/3834 ,  G06F9/3836 ,  G06F9/3838 ,  G06F9/3846 ,  G06F9/3857 ,  G06F9/3875 ,  G06F9/3885

摘要： The present invention is an improved high performance scalar/vector processor. In the preferred embodiment, the scalar/vector processor is used in a multiprocessor system. The scalar/vector processor is comprised of a scalar processor for operating on scalar and logical instructions, including a plurality of independent functional units operably connected to the scalar processor, a vector processor for operating on vector instructions, including a plurality of independent functional units operably connected to the vector processor, and an instruction control mechanism for fetching both the scalar and vector instructions from an instruction cache and controlling the operation of those instructions in both the scalar and vector processor. The instruction control mechanism is designed to enhance the performance of the scalar/vector processor by keeping a multiplicity of pipelines substantially filled with a minimum number of gaps.

摘要翻译： 本发明是一种改进的高性能标量/向量处理器。 在优选实施例中，在多处理器系统中使用标量/向量处理器。 标量/矢量处理器包括用于对标量和逻辑指令进行操作的标量处理器，包括可操作地连接到标量处理器的多个独立功能单元，用于在矢量指令上操作的矢量处理器，包括多个独立的功能单元， 连接到向量处理器，以及指令控制机制，用于从指令高速缓存取出标量和向量指令，并控制标量和向量处理器中的这些指令的操作。 指令控制机制旨在通过保持基本上填充有最小数量的间隙的多个管线来增强标量/向量处理器的性能。

公开(公告)号：US5253359A

公开(公告)日：1993-10-12

申请号：US535901

申请日：1990-06-11

申请人： George A. Spix ,  Glen L. Collier ,  G. Joseph Throop ,  David L. Clounch ,  Cris J. Rhea ,  Douglas R. Beard

发明人： George A. Spix ,  Glen L. Collier ,  G. Joseph Throop ,  David L. Clounch ,  Cris J. Rhea ,  Douglas R. Beard

IPC分类号： G06F11/20 ,  G06F11/22 ,  G06F11/273 ,  G06F11/34 ,  H04L29/00 ,  G06F11/00

CPC分类号： G06F11/2041 ,  G06F11/2736 ,  H04L29/00 ,  G06F11/2046 ,  G06F11/22 ,  G06F11/2205 ,  G06F11/2294 ,  G06F11/3476

摘要： Methods and apparatus for a maintenance and control system for sensing and controlling the numerous sections of a highly parallel multiprocessor system. The control and maintenance system communicates with all processors, all peripheral systems, all user interfaces to the multiprocessor system, a system console, and the power and environmental control subsystems.

摘要翻译： 用于感测和控制高度并行多处理器系统的许多部分的维护和控制系统的方法和装置。 控制和维护系统与所有处理器，所有外设系统，与多处理器系统的所有用户界面，系统控制台以及电源和环境控制子系统进行通信。

公开(公告)号：US5239629A

公开(公告)日：1993-08-24

申请号：US536192

申请日：1990-06-11

申请人： Edward C. Miller ,  George A. Spix ,  Anthony R. Schooler ,  Douglas R. Beard ,  Alexander A. Silbey ,  Andrew E. Phelps

发明人： Edward C. Miller ,  George A. Spix ,  Anthony R. Schooler ,  Douglas R. Beard ,  Alexander A. Silbey ,  Andrew E. Phelps

IPC分类号： G06F13/14 ,  G06F9/30 ,  G06F9/32 ,  G06F9/38 ,  G06F9/44 ,  G06F9/45 ,  G06F11/36 ,  G06F15/16 ,  G06F15/173 ,  G06F15/177 ,  G06F15/78 ,  G06F15/80

CPC分类号： G06F15/17375 ,  G06F15/17381 ,  G06F15/8076 ,  G06F15/8092 ,  G06F8/433 ,  G06F8/45 ,  G06F9/30021 ,  G06F9/30094 ,  G06F9/30149 ,  G06F9/3802 ,  G06F9/3804 ,  G06F9/3834 ,  G06F9/3836 ,  G06F9/3838 ,  G06F9/3857

摘要： A signaling mechanism for sending and receiving signals to and from any one of all of a plurality of devices, including peripheral controllers and processors, in a multiprocessor system. The signaling mechanism includes two switches, a first switch routing a signal command generated by the device to a signal dispatch logic and a second switch for receiving signals generated by the signal dispatch logic and routing the signals to the selected device. The signal dispatch logic receiving the signal command, decodes the destination select value and generates a signal to be sent to the selected device. The signal command includes a destination select value representing a device selectably determined by the device. The signaling mechanism also includes an arbitration mechanism connected to the signal dispatch logic and the first switch for resolving simultaneous conflicting signal commands issued by two or more devices. The signal generated by the signal dispatch logic may include a plurality of bits representing one or more types of predefined signals to be acted upon by the device.

摘要翻译： 一种用于在多处理器系统中向包括外围控制器和处理器的多个设备中的任何一个设备发送和接收信号的信令机制。 信令机制包括两个交换机，第一交换机将由设备产生的信号命令路由到信号调度逻辑，以及第二开关，用于接收由信号调度逻辑产生的信号并将信号路由到所选设备。 信号调度逻辑接收信号命令，对目的地选择值进行解码，并生成要发送给所选设备的信号。 信号命令包括表示由该设备可选地确定的设备的目的地选择值。 信令机制还包括连接到信号调度逻辑的仲裁机制和用于解决由两个或更多个设备发出的同时冲突的信号命令的第一交换机。 由信号调度逻辑产生的信号可以包括表示一个或多个类型的预定义信号的多个位，以被该设备作用。

公开(公告)号：US5524255A

公开(公告)日：1996-06-04

申请号：US379123

申请日：1995-01-27

申请人： Douglas R. Beard ,  George A. Spix ,  Edward C. Miller ,  Robert E. Strout, II ,  Anthony R. Schooler ,  Alexander A. Silbey ,  Brian D. Vanderwarn ,  Jimmie R. Wilson ,  Richard E. Hessel ,  Andrew E. Phelps

发明人： Douglas R. Beard ,  George A. Spix ,  Edward C. Miller ,  Robert E. Strout, II ,  Anthony R. Schooler ,  Alexander A. Silbey ,  Brian D. Vanderwarn ,  Jimmie R. Wilson ,  Richard E. Hessel ,  Andrew E. Phelps

IPC分类号： G06F9/30 ,  G06F9/32 ,  G06F9/38 ,  G06F9/44 ,  G06F9/45 ,  G06F11/36 ,  G06F15/17 ,  G06F15/173 ,  G06F15/78 ,  G06F15/80 ,  G06F15/163

CPC分类号： G06F9/3004 ,  G06F15/17 ,  G06F15/17375 ,  G06F15/17381 ,  G06F15/8076 ,  G06F15/8092 ,  G06F8/433 ,  G06F8/45 ,  G06F9/30021 ,  G06F9/30043 ,  G06F9/30087 ,  G06F9/30094 ,  G06F9/30101 ,  G06F9/3012 ,  G06F9/30141 ,  G06F9/30149 ,  G06F9/3802 ,  G06F9/3804 ,  G06F9/3834 ,  G06F9/3836 ,  G06F9/3838 ,  G06F9/3857

摘要： A global register system provides communication and coordination among a plurality of processors sharing a common memory in a multiprocessor system which access one or more registers within a shared resource circuit that is separate from the common memory and is symmetrically accessible by the plurality of processors in the multiprocessor system. The global register system is accessed by direct addresses determined by the processor from a previously assigned indirect address and an instruction accessing the data stored in global registers. Arithmetic or logic operation on a data value stored in a selected one of the registers are performed by the global register system independent from the processors or the common memory in order to modify the data value in the selected global register as part of an atomic operation performed in response to a single read-and-modify instruction received from one of the processors.

摘要翻译： 全局注册系统提供在多处理器系统中共享公共存储器的多个处理器之间的通信和协调，多处理器系统访问共享资源电路内的一个或多个与公共存储器分离的寄存器，并且可由多个处理器对称地访问 多处理器系统 全局寄存器系统由处理器从先前分配的间接地址确定的直接地址和访问存储在全局寄存器中的数据的指令访问。 存储在所选择的一个寄存器中的数据值的算术或逻辑运算由独立于处理器或公共存储器的全局寄存器系统执行，以便修改所选择的全局寄存器中的数据值，作为执行的原子操作的一部分 响应于从一个处理器接收的单个读取和修改指令。

公开(公告)号：US5202988A

公开(公告)日：1993-04-13

申请号：US571951

申请日：1990-08-23

申请人： George A. Spix ,  Gregory G. Gaertner ,  Diane M. Wengelski ,  Keith J. Thompson

发明人： George A. Spix ,  Gregory G. Gaertner ,  Diane M. Wengelski ,  Keith J. Thompson

IPC分类号： G06F9/44 ,  G06F9/45 ,  G06F9/46 ,  G06F11/36 ,  G06F12/02 ,  G06F12/08 ,  G06F12/12

CPC分类号： G06F8/41 ,  G06F12/023 ,  G06F12/08 ,  G06F12/12 ,  G06F8/433 ,  G06F8/445 ,  G06F8/45 ,  G06F9/52

摘要： Communication among processors having differing operating speeds by providing wake queues in which slower processors can queue entries, access to which by multiple concurrent producers and multiple concurrent consumers is synchronized or controlled using global registers. When a faster processor executes a kernel process for handling a wake queue, an entry is fetched from the wake queue and information stored in the entry is used to process the entry.

摘要翻译： 通过提供唤醒队列，其中较慢的处理器可以排队条目，由多个并发生成器和多个并发消费者访问的处理器之间的通信使用全局寄存器进行同步或控制。 当更快的处理器执行用于处理唤醒队列的内核进程时，从唤醒队列中获取一个条目，并使用该条目中存储的信息来处理该条目。

公开(公告)号：US5745721A

公开(公告)日：1998-04-28

申请号：US485017

申请日：1995-06-07

申请人： Douglas R. Beard ,  Andrew E. Phelps ,  Michael A. Woodmansee ,  Richard G. Blewett ,  Jeffrey A. Lohman ,  Alexander A. Silbey ,  George A. Spix ,  Frederick J. Simmons ,  Don A. Van Dyke

发明人： Douglas R. Beard ,  Andrew E. Phelps ,  Michael A. Woodmansee ,  Richard G. Blewett ,  Jeffrey A. Lohman ,  Alexander A. Silbey ,  George A. Spix ,  Frederick J. Simmons ,  Don A. Van Dyke

IPC分类号： G06F12/06 ,  G06F9/30 ,  G06F9/32 ,  G06F9/38 ,  G06F9/44 ,  G06F9/45 ,  G06F11/36 ,  G06F15/16 ,  G06F15/173 ,  G06F15/78 ,  G06F15/80 ,  G06F17/16 ,  G06F9/00

CPC分类号： G06F9/30087 ,  G06F11/3632 ,  G06F15/17381 ,  G06F15/8076 ,  G06F15/8092 ,  G06F8/433 ,  G06F8/45 ,  G06F9/30021 ,  G06F9/3004 ,  G06F9/30094 ,  G06F9/3013 ,  G06F9/30138 ,  G06F9/30141 ,  G06F9/30149 ,  G06F9/3802 ,  G06F9/3804 ,  G06F9/3814 ,  G06F9/3816 ,  G06F9/3828 ,  G06F9/3834 ,  G06F9/3836 ,  G06F9/3838 ,  G06F9/3846 ,  G06F9/3855 ,  G06F9/3857 ,  G06F9/3875 ,  G06F9/3885

摘要： A scalar/vector processor capable of concurrent scaler and vector operations includes scalar resources to process scalar instructions, and vector resources adapted to be operated concurrently with the scalar resources and with one another to process vector instructions. The scalar resources include scalar registers, and the vector resources include vector registers. Decoding means decodes each of a number of address fields. Each field represents a register address to access alternatively one of the scalar registers or one of the vector registers depending on a value of the register address being above or below a selected moveable address value within a range of addresses encompassed by the address field.

摘要翻译： 能够进行并行缩放和向量操作的标量/向量处理器包括用于处理标量指令的标量资源，以及适于与标量资源并行操作并且彼此处理向量指令的向量资源。 标量资源包括标量寄存器，矢量资源包括向量寄存器。 解码意味着解码多个地址字段中的每一个。 每个字段表示寄存器地址，以根据地址字段包含的地址范围内的所选择的可移动地址值高于或低于寄存器地址的值来选择一个标量寄存器或一个向量寄存器。

公开(公告)号：US5640524A

公开(公告)日：1997-06-17

申请号：US395320

申请日：1995-02-28

申请人： Douglas R. Beard ,  Andrew E. Phelps ,  Michael A. Woodmansee ,  Richard G. Blewett ,  Jeffrey A. Lohman ,  Alexander A. Silbey ,  George A. Spix ,  Frederick J. Simmons ,  Don A. Van Dyke

发明人： Douglas R. Beard ,  Andrew E. Phelps ,  Michael A. Woodmansee ,  Richard G. Blewett ,  Jeffrey A. Lohman ,  Alexander A. Silbey ,  George A. Spix ,  Frederick J. Simmons ,  Don A. Van Dyke

IPC分类号： G06F12/06 ,  G06F9/30 ,  G06F9/32 ,  G06F9/38 ,  G06F9/44 ,  G06F9/45 ,  G06F11/36 ,  G06F15/16 ,  G06F15/173 ,  G06F15/78 ,  G06F15/80 ,  G06F17/16 ,  G06F12/00

CPC分类号： G06F9/30087 ,  G06F11/3632 ,  G06F15/17381 ,  G06F15/8076 ,  G06F15/8092 ,  G06F8/433 ,  G06F8/45 ,  G06F9/30021 ,  G06F9/3004 ,  G06F9/30094 ,  G06F9/3013 ,  G06F9/30138 ,  G06F9/30141 ,  G06F9/30149 ,  G06F9/3802 ,  G06F9/3804 ,  G06F9/3814 ,  G06F9/3816 ,  G06F9/3828 ,  G06F9/3834 ,  G06F9/3836 ,  G06F9/3838 ,  G06F9/3846 ,  G06F9/3855 ,  G06F9/3857 ,  G06F9/3875 ,  G06F9/3885

摘要： A vector processing system includes a main memory, vector registers, vector resources for accessing memory to transfer vector data between main memory and the vector registers and to perform operations on the vector data. Data words stored in non-consecutive address locations of a segment of main memory are accessed for processing. Offset address values of a number of the data words are stored in consecutive elements of a first vector register. A vector gather instruction is executed which adds each offset address value to a base address value to calculate main memory addresses representing main memory storage locations of the data words, retrieves the data words from the main memory, and stores the data words in consecutive elements of a second vector register in an order corresponding to that in which the offset address values are stored in the first vector register. A second vector instruction is chained to the gather instruction for performing an operation upon the retrieved data words and storing the results in a third vector register. A vector scatter instruction is chained to the second vector instruction to return the results to the main memory.

摘要翻译： 矢量处理系统包括主存储器，矢量寄存器，用于访问存储器以在主存储器和矢量寄存器之间传送矢量数据的矢量资源，并对矢量数据执行操作。 存储在主存储器段的非连续地址位置中的数据字被访问以进行处理。 多个数据字的偏移地址值被存储在第一向量寄存器的连续元素中。 执行向量收集指令，将每个偏移地址值添加到基地址值以计算表示数据字的主存储器存储位置的主存储器地址，从主存储器检索数据字，并将数据字存储在 第二向量寄存器，其顺序与偏移地址值存储在第一向量寄存器中的顺序相对应。 第二向量指令被链接到收集指令，用于对检索的数据字执行操作，并将结果存储在第三向量寄存器中。 向量散布指令链接到第二个向量指令，以将结果返回到主存储器。

公开(公告)号：US5598547A

公开(公告)日：1997-01-28

申请号：US478815

申请日：1995-06-07

申请人： Douglas R. Beard ,  Andrew E. Phelps ,  Michael A. Woodmansee ,  Richard G. Blewett ,  Jeffrey A. Lohman ,  Alexander A. Silbey ,  George A. Spix ,  Frederick J. Simmons ,  Don A. Van Dyke

发明人： Douglas R. Beard ,  Andrew E. Phelps ,  Michael A. Woodmansee ,  Richard G. Blewett ,  Jeffrey A. Lohman ,  Alexander A. Silbey ,  George A. Spix ,  Frederick J. Simmons ,  Don A. Van Dyke

IPC分类号： G06F9/30 ,  G06F9/32 ,  G06F9/38 ,  G06F15/78 ,  G06F15/80

CPC分类号： G06F9/3873 ,  G06F15/8076 ,  G06F15/8092 ,  G06F9/30021 ,  G06F9/30094 ,  G06F9/3013 ,  G06F9/30149 ,  G06F9/3802 ,  G06F9/3804 ,  G06F9/3836 ,  G06F9/3838 ,  G06F9/3857 ,  G06F9/3875 ,  G06F9/3885

摘要： A vector processor includes functional unit paths, each having an input and an output, and with at least one functional unit path including a plurality of pipelined functional elements coupled to the respective path input and output in parallel. The functional elements have different pipeline lengths to complete processing of operands applied to the path input. Program instruction initiation means responds to a first instruction to initiate processing of first operand data in a first of the functional elements, and responds to a second instruction to initiate the processing of second operand data in a second of the functional elements dependent upon completion of the first instruction but only if the second functional element has a pipeline length equal to or greater than the pipeline length of the first functional element.

摘要翻译： 矢量处理器包括功能单元路径，每个功能单元路径具有输入和输出，以及至少一个功能单元路径，其包括耦合到相应路径并行输入和输出的多个流水线功能元件。 功能元件具有不同的流水线长度，以完成应用于路径输入的操作数的处理。 程序指令启动装置响应于第一指令以启动对第一功能元件中的第一操作数数据的处理，并且响应于第二指令以启动第二操作数数据处理功能元件中的第二操作数数据，这取决于完成 第一指令，但是仅当第二功能元件具有等于或大于第一功能元件的流水线长度的流水线长度时。