公开(公告)号：US20050229508A1

公开(公告)日：2005-10-20

申请号：US11108115

申请日：2005-04-18

申请人： Guido Cervone ,  Menas Kafatos ,  Domenico Napoletani ,  Ramesh Singh

发明人： Guido Cervone ,  Menas Kafatos ,  Domenico Napoletani ,  Ramesh Singh

IPC分类号： E04B1/98 ,  E04H9/02 ,  G01V1/00

CPC分类号： G01V1/008

摘要： The present invention introduces an innovative data mining technique to identify precursory signals associated with earthquakes. It involves a multistrategy approach that employs one-dimensional wavelet transformations to identify singularities in data, and analyzes the continuity of wavelet maxima in time and space to determine the singularities that could be precursory signals. Surface Latent Heat Flux (SLHF) data may be used. A single prominent SLHF anomaly may be found to be associated some days prior to a main earthquake event.

摘要翻译： 本发明引入了一种创新的数据挖掘技术来识别与地震有关的前兆信号。 它涉及一种采用一维小波变换来识别数据中的奇点的多策略方法，并分析时间和空间中小波最大值的连续性，以确定可能是前兆信号的奇异点。 可以使用表面潜热通量（SLHF）数据。 在主要地震事件发生前几天可能会发现单个突出的SLHF异常。

公开(公告)号：US20050234691A1

公开(公告)日：2005-10-20

申请号：US11108674

申请日：2005-04-19

申请人： Ramesh Singh ,  Anup Prasad ,  Vinod Tare ,  Menas Kafatos

发明人： Ramesh Singh ,  Anup Prasad ,  Vinod Tare ,  Menas Kafatos

IPC分类号： G06G7/48 ,  G06G7/58 ,  G06Q10/00

CPC分类号： G06Q10/04 ,  Y02A40/232

摘要： Crop yield may be assessed and predicted using a piecewise linear regression method with break point and various weather and agricultural parameters, such as NDVI, surface parameters (soil moisture and surface temperature) and rainfall data. These parameters may help aid in estimating and predicting crop conditions. The overall crop production environment can include inherent sources of heterogeneity and their nonlinear behavior. A non-linear multivariate optimization method may be used to derive an empirical crop yield prediction equation. Quasi-Newton method may be used in optimization for minimizing inconsistencies and errors in yield prediction. Minimization of least square loss function through iterative convergence of pre-defined empirical equation can be based on piecewise linear regression method with break point. This non-linear method can achieve acceptable lower residual values with predicted values very close to the observed values. The present invention can be modified and tailored for different crops worldwide.

摘要翻译： 可以使用具有断点和各种天气和农业参数（如NDVI，表面参数（土壤水分和表面温度））和降雨数据的分段线性回归方法来评估和预测作物产量。 这些参数可能有助于估计和预测作物条件。 整个作物生产环境可能包括固有的异质性来源及其非线性行为。 可以使用非线性多变量优化方法来导出经验作物产量预测方程。 准牛顿法可用于优化，以最小化产量预测中的不一致性和错误。 通过预定义经验方程的迭代收敛最小二乘法函数的最小化可以基于具有断点的分段线性回归方法。 这种非线性方法可以实现可接受的较低残差值，预测值非常接近观测值。 本发明可以针对全世界的不同作物进行修改和定制。

公开(公告)号：US07023372B1

公开(公告)日：2006-04-04

申请号：US11054064

申请日：2005-02-09

申请人： Ramesh Singh ,  Eamonn Byrne ,  Asif Ahmad ,  Srikanth Nittala ,  Shubha Govindachar

发明人： Ramesh Singh ,  Eamonn Byrne ,  Asif Ahmad ,  Srikanth Nittala ,  Shubha Govindachar

IPC分类号： H03M1/12

CPC分类号： H03M1/0682 ,  H03M1/468 ,  H03M1/806

摘要： A switched-capacitor circuit for use in analog-to-digital conversion samples an input signal with respect to a reference voltage such that it significantly reduces a DAC settling time interval during each bit trial. In one exemplary embodiment, the switched-capacitor circuit having first and second groups of capacitor banks is coupled to a first input of a comparator and to a control circuit which provides control signals such that during a switching sequence, an equal value of capacitance is selected from each of the first and second groups of capacitor banks to reduce the DAC settling time interval, thereby improving the conversion rate.

摘要翻译： 用于模数转换的开关电容电路针对参考电压对输入信号进行采样，从而在每个位试验期间显着降低DAC稳定时间间隔。 在一个示例性实施例中，具有第一组和第二组电容器组的开关电容器电路耦合到比较器的第一输入端，并提供给控制电路，该控制电路提供控制信号，使得在切换序列期间，选择相等的电容值 从第一组和第二组电容器组中的每一个减少DAC建立时间间隔，从而提高转换速率。

公开(公告)号：US20070085580A1

公开(公告)日：2007-04-19

申请号：US11163319

申请日：2005-10-14

申请人： Ramesh Singh ,  Visvesvaraya Pentakota ,  Abhaya Kumar ,  Chun Lee

发明人： Ramesh Singh ,  Visvesvaraya Pentakota ,  Abhaya Kumar ,  Chun Lee

IPC分类号： H03L7/06

CPC分类号： H03L7/0812 ,  H03L7/0891 ,  H03L7/095 ,  H03M1/164 ,  H03M1/44

摘要： A delay locked loop (DLL) circuit in which situations of lock to multiple periods of a reference signal is determined by a lock detector using dummy delay elements and a duty cycle correction circuit (DCC). The lock detector, the dummy delay elements and the delay control circuit are used in a path parallel to the delay elements which generate the desired delayed signals having different delays in relation to the reference signal. Due to the use of the parallel path, the throughput performance of the DLL circuit is not impeded. In an embodiment, separate charge pumps are used by a phase comparator and the lock detector used in the parallel path.

摘要翻译： 延迟锁定环（DLL）电路，其中锁定到参考信号的多个周期的情况由使用伪延迟元件的锁定检测器和占空比校正电路（DCC）确定。 锁定检测器，虚拟延迟元件和延迟控制电路在与延迟元件平行的路径中使用，所述延迟元件产生相对于参考信号具有不同延迟的所需延迟信号。 由于使用并行路径，DLL电路的吞吐量性能不受阻碍。 在一个实施例中，分离的电荷泵由相位比较器和在并行路径中使用的锁定检测器使用。