公开(公告)号：US5914626A

公开(公告)日：1999-06-22

申请号：US770627

申请日：1996-12-19

申请人： Hong-Beom Kim ,  Sang-Seok Kang ,  Byung-Heon Kwak ,  Yong-Jin Park

发明人： Hong-Beom Kim ,  Sang-Seok Kang ,  Byung-Heon Kwak ,  Yong-Jin Park

IPC分类号： G11C11/413 ,  G11C5/14 ,  G11C11/407 ,  H01L21/822 ,  H01L27/04 ,  H03K5/003 ,  H03K5/007 ,  H03K5/08

CPC分类号： H03K5/003

摘要： A voltage clamping circuit for a semiconductor memory device which is capable of rapidly coping with the demand of the user. The voltage clamping circuit includes PMOS transistors connected in series between an external supply voltage terminal and a node on an output line of a DC voltage generator, a control PMOS transistor having a channel connected at both ends thereof respectively to the node on the output line and a node between the second and third ones of the series-connected PMOS transistors, and a pad connected to a control electrode of the control PMOS transistor. The pad is selectively connected to a supply voltage in a first state and to a ground voltage in a second state, thereby controlling a clamping interval of the clamping means to be variable. The first state is a state requiring a longer clamping interval than that of the second state.

摘要翻译： 一种用于半导体存储器件的电压钳位电路，其能够快速地应对用户的需求。 电压钳位电路包括串联连接在直流电压发生器的输出线上的外部电源电压端子与节点之间的PMOS晶体管，其两端分别连接到输出线路上的节点的控制PMOS晶体管，以及 串联连接的PMOS晶体管中的第二和第三个之间的节点，以及连接到控制PMOS晶体管的控制电极的焊盘。 焊盘选择性地连接到处于第一状态的电源电压和第二状态的接地电压，由此控制夹紧装置的夹紧间隔是可变的。 第一状态是需要比第二状态更长的夹持间隔的状态。

公开(公告)号：US06346738B1

公开(公告)日：2002-02-12

申请号：US09605469

申请日：2000-06-30

申请人： Hong-Beom Kim ,  Boo-Jin Kim ,  Sang-Seok Kang

发明人： Hong-Beom Kim ,  Boo-Jin Kim ,  Sang-Seok Kang

IPC分类号： H01L2900

CPC分类号： G11C17/16

摘要： The present invention relates to a fuse option circuit of an integrated circuit and a method thereof. More particularly it concerns a fuse option circuit comprising: a first fuse formed on a chip, which is cut by providing a larger electric current than a set value; a second fuse formed on the chip identically with the first fuse; a fuse cutting means providing a cutting current loop to the first fuse in response to a fuse cutting signal; and an option signal generating means which produces a fuse option signal by comparing resistance values of the first and second fuses. Accordingly, even if the first use is abnormally cut, the fuse option can be precisely provided by comparing the first fuse having a changed resistance after cutting process with the second fuse keeping an initial resistance value. Therefore, the reliability of a fuse option of an integrated circuit can be improved.

摘要翻译： 本发明涉及一种集成电路的保险丝选择电路及其方法。 更具体地说，涉及一种保险丝选择电路，包括：形成在芯片上的第一熔丝，其被提供比设定值大的电流; 与芯片相同地形成在第一熔丝上的第二熔丝; 保险丝切断装置，用于响应熔丝切断信号向第一熔丝提供切割电流回路; 以及选择信号发生装置，其通过比较第一和第二熔丝的电阻值来产生熔丝选择信号。 因此，即使第一次使用异常地切断，也可以通过将切割处理后的电阻变化的第一熔丝与保持初始电阻值的第二熔丝进行比较来精确地提供保险丝选项。 因此，可以提高集成电路的保险丝选项的可靠性。

公开(公告)号：US07526688B2

公开(公告)日：2009-04-28

申请号：US11126572

申请日：2005-05-10

申请人： Hong-Beom Kim

发明人： Hong-Beom Kim

IPC分类号： G11C29/00

CPC分类号： G11C29/40 ,  G11C29/34 ,  G11C2029/0405 ,  G11C2029/2602

摘要： A memory device includes a memory cell array to store data, a register to store test data, and a decision circuit to invert the test data and to determine a failure of at least one memory cell within the memory cell array responsive to the data, the test data, and the inverted test data.

摘要翻译： 存储器件包括用于存储数据的存储器单元阵列，用于存储测试数据的寄存器，以及用于反转测试数据的判定电路，以及响应于该数据确定存储器单元阵列内的至少一个存储器单元的故障， 测试数据和反向测试数据。

公开(公告)号：US06888366B2

公开(公告)日：2005-05-03

申请号：US10458437

申请日：2003-06-10

申请人： Hong-Beom Kim ,  Ho-Jin Park ,  Sung-Hwan In ,  Ha-Il Kim

发明人： Hong-Beom Kim ,  Ho-Jin Park ,  Sung-Hwan In ,  Ha-Il Kim

IPC分类号： G01R31/28 ,  G01R31/26 ,  G01R31/3183 ,  G01R31/319 ,  G06F11/273 ,  G11C29/56 ,  H01L21/822 ,  H01L27/04

CPC分类号： G06F11/2733 ,  G01R31/31908 ,  G01R31/31926

摘要： A semiconductor chip test system and test method thereof are provided. The system having a plurality of data input/output pins, a tester for inputting/outputting data through the plurality of data input/output pins; a plurality of semiconductor chips to be tested by the tester; a control circuit for sequentially outputting the output data from each of the plurality of semiconductor chips to the tester during a read operation and simultaneously supplying the input data from the tester to the semiconductor chips during a write operation.

摘要翻译： 提供了一种半导体芯片测试系统及其测试方法。 该系统具有多个数据输入/输出引脚，用于通过多个数据输入/输出引脚输入/输出数据的测试器; 要由测试仪测试的多个半导体芯片; 控制电路，用于在读取操作期间将多个半导体芯片中的每一个依次输出到测试器，并且在写入操作期间同时将来自测试器的输入数据提供给半导体芯片。

公开(公告)号：US08902673B2

公开(公告)日：2014-12-02

申请号：US13439271

申请日：2012-04-04

申请人： Hong-Beom Kim ,  Hyun-Soon Jang

发明人： Hong-Beom Kim ,  Hyun-Soon Jang

IPC分类号： G11C7/10 ,  G11C29/02 ,  G11C29/12 ,  G11C29/48

CPC分类号： G11C29/022 ,  G11C29/1201 ,  G11C29/48

摘要： A method of testing a semiconductor memory device includes writing first data to a memory cell array in the semiconductor memory device, loading second data from the memory cell array onto a plurality of data pads of the semiconductor memory device, rewriting the second data to the memory cell array, and outputting test result data through one or more test pads. The first data is received from an external device through the one or more test pads, which correspond to one or more of the plurality of data pads. The test result data is based on the rewritten data in the memory cell array.

摘要翻译： 一种测试半导体存储器件的方法包括将第一数据写入半导体存储器件中的存储单元阵列，将来自存储单元阵列的第二数据加载到半导体存储器件的多个数据焊盘上，将第二数据重新写入存储器 单元阵列，并通过一个或多个测试垫输出测试结果数据。 第一数据通过一个或多个测试焊盘从外部设备接收，该测试焊盘对应于多个数据焊盘中的一个或多个。 测试结果数据基于存储单元阵列中的重写数据。

公开(公告)号：US06990617B2

公开(公告)日：2006-01-24

申请号：US10685154

申请日：2003-10-14

申请人： Sung-Hwan In ,  Hong-Beom Kim

发明人： Sung-Hwan In ,  Hong-Beom Kim

IPC分类号： G06F11/00

CPC分类号： G11C29/38 ,  G11C7/1078 ,  G11C2029/0405

摘要： A semiconductor memory device comprises: a write data controller for receiving predetermined bits of data inputted through data input/output pins to generate plural bits of data, and a read data controller for serially converting the plural bits of data to generate serially converted data through one of the data input/output pins during a test operation; and the write data controller for receiving plural bits of data inputted through the input/output pins to generate the plural bits of data, and the read data controller for receiving the plural bits of data to generate the plural bits of data through the data input/output pins during a regular operation, wherein the number of the plural bits is N times the number of the predetermined bits. N being a natural number.

摘要翻译： 一种半导体存储器件，包括：写入数据控制器，用于接收通过数据输入/输出引脚输入的预定位数据以产生多个数据位;以及读取数据控制器，用于串行转换多个数据位以通过一个数字产生串行转换的数据 在测试操作期间数据输入/输出引脚; 以及写入数据控制器，用于接收通过输入/输出引脚输入的多个数据位，以产生多个数据位;以及读取数据控制器，用于接收多个数据位以通过数据输入/输出引脚产生多个数据位， 在常规操作期间输出引脚，其中多个位的数目是预定位数的N倍。 N是自然数。

公开(公告)号：US20050083217A1

公开(公告)日：2005-04-21

申请号：US10954522

申请日：2004-09-29

申请人： Hong-Beom Kim ,  Sung-Hwan In ,  Hee-Jun Lee

发明人： Hong-Beom Kim ,  Sung-Hwan In ,  Hee-Jun Lee

IPC分类号： G11C11/40 ,  H03M5/08

CPC分类号： H03M5/08

摘要： A method of transmitting and receiving a plurality of signals over a single transmission line in a semiconductor device and a semiconductor device are provided. The method includes encoding a plurality of original signals into signals having different pulse widths, combining the plurality of encoded signals into one signal and transmitting the one combined signal over the single transmission line, and receiving the combined signal and decoding the combined signal into the plurality of original signals.

摘要翻译： 提供了一种在半导体器件和半导体器件中的单个传输线上发送和接收多个信号的方法。 该方法包括将多个原始信号编码成具有不同脉冲宽度的信号，将多个编码信号组合成一个信号并通过单个传输线传输一个组合信号，并接收组合信号并将组合信号解码为多个 的原始信号。

公开(公告)号：US07370237B2

公开(公告)日：2008-05-06

申请号：US10779160

申请日：2004-02-12

申请人： Hong-Beom Kim ,  Kyu-Young Nam ,  Hee-Jun Lee

发明人： Hong-Beom Kim ,  Kyu-Young Nam ,  Hee-Jun Lee

IPC分类号： G06F11/00

CPC分类号： G11C29/18 ,  G11C29/56

摘要： A semiconductor memory device according to embodiments of the invention includes N channels for interface with an outside. During a test mode where the semiconductor memory device is tested by a tester having M channels, K ones of the N channels of the memory device are connected to the M channels of the tester, N being more than M and M being equal to or more than R*K (where R is an integer).

摘要翻译： 根据本发明的实施例的半导体存储器件包括用于与外部接口的N个通道。 在通过具有M个通道的测试仪测试半导体存储器件的测试模式中，存储器件的N个通道中的K个通道连接到测试器的M个通道，N大于M且M等于或等于 比R * K（其中R是整数）。

公开(公告)号：US20070047347A1

公开(公告)日：2007-03-01

申请号：US11509006

申请日：2006-08-24

申请人： Gyung-Su Byun ,  Min-Ho Park ,  Hong-Beom Kim

发明人： Gyung-Su Byun ,  Min-Ho Park ,  Hong-Beom Kim

IPC分类号： G11C29/00 ,  G11C7/00

CPC分类号： G11C29/44 ,  G11C29/4401 ,  G11C29/787 ,  G11C2029/1208

摘要： A semiconductor memory device and a method thereof are provided. The example method may include determining whether a currently tested cell is defective and repairing the currently tested cell, if the currently tested cell is determined to be defective, before determining whether a next tested cell is defective. The example method may be performed by a semiconductor memory device including a built-in self-test (BIST) circuit and a repair control circuit. Alternatively, the example method may be performed by a semiconductor memory device including a BIST circuit, a repair control circuit and a storage device.

摘要翻译： 提供半导体存储器件及其方法。 在确定下一个被测试的小区是否有缺陷之前，示例性方法可以包括确定当前测试的小区是否有缺陷并修复当前测试的小区，如果当前测试的小区被确定为有缺陷的。 示例性方法可以由包括内置自检（BIST）电路和修复控制电路的半导体存储器件执行。 或者，示例性方法可以由包括BIST电路，修复控制电路和存储设备的半导体存储器件执行。

公开(公告)号：US20050257107A1

公开(公告)日：2005-11-17

申请号：US11126572

申请日：2005-05-10

申请人： Hong-Beom Kim

发明人： Hong-Beom Kim

IPC分类号： G01R31/28 ,  G11C29/00 ,  G11C29/10 ,  G11C29/34 ,  G11C29/40

CPC分类号： G11C29/40 ,  G11C29/34 ,  G11C2029/0405 ,  G11C2029/2602

摘要： A memory device includes a memory cell array to store data, a register to store test data, and a decision circuit to invert the test data and to determine a failure of at least one memory cell within the memory cell array responsive to the data, the test data, and the inverted test data.

摘要翻译： 存储器件包括用于存储数据的存储器单元阵列，用于存储测试数据的寄存器，以及用于反转测试数据的判定电路，以及响应于该数据确定存储器单元阵列内的至少一个存储器单元的故障， 测试数据和反向测试数据。