公开(公告)号：US20080268581A1

公开(公告)日：2008-10-30

申请号：US12009253

申请日：2008-01-16

申请人： Hong-Kee Chin ,  Yu-Gwang Jeong ,  Sang-Gab Kim ,  Joo-Han Kim ,  Joo-Ae Youn ,  Min-Seok Oh ,  Jong-Hyun Choung ,  Seung-Ha Choi

发明人： Hong-Kee Chin ,  Yu-Gwang Jeong ,  Sang-Gab Kim ,  Joo-Han Kim ,  Joo-Ae Youn ,  Min-Seok Oh ,  Jong-Hyun Choung ,  Seung-Ha Choi

IPC分类号： H01L21/00

CPC分类号： H01L27/1288 ,  H01L27/1214

摘要： A method of manufacturing a TFT substrate includes: sequentially forming a transparent conductive layer and an opaque conductive layer on a substrate, patterning the transparent conductive layer and the opaque conductive layer by using a first mask to form a gate pattern including a pixel electrode, and forming a gate insulating layer and a semiconductor layer above the substrate. A contact hole is formed which exposes a portion of the pixel electrode and a semiconductor pattern using a second mask. A conductive layer is formed above the substrate and patterned to form a source/drain pattern including a drain electrode which overlaps a portion of the pixel electrode. Portions of the gate insulating layer and the opaque conductive layer above the pixel electrode are removed except a portion overlapping the drain electrode, by using a third mask.

摘要翻译： 一种制造TFT基板的方法包括：在基板上依次形成透明导电层和不透明导电层，通过使用第一掩模对透明导电层和不透明导电层进行构图，形成包括像素电极的栅极图案，以及 在基板上形成栅极绝缘层和半导体层。 使用第二掩模形成露出一部分像素电极和半导体图案的接触孔。 在衬底上形成导电层，并被图案化以形成包括与像素电极的一部分重叠的漏电极的源极/漏极图案。 除了与漏电极重叠的部分之外，通过使用第三掩模除去栅极绝缘层和像素电极上方的不透明导电层的部分。

公开(公告)号：US07638375B2

公开(公告)日：2009-12-29

申请号：US12009253

申请日：2008-01-16

申请人： Hong-Kee Chin ,  Yu-Gwang Jeong ,  Sang-Gab Kim ,  Joo-Han Kim ,  Joo-Ae Youn ,  Min-Seok Oh ,  Jong-Hyun Choung ,  Seung-Ha Choi

发明人： Hong-Kee Chin ,  Yu-Gwang Jeong ,  Sang-Gab Kim ,  Joo-Han Kim ,  Joo-Ae Youn ,  Min-Seok Oh ,  Jong-Hyun Choung ,  Seung-Ha Choi

IPC分类号： H01L21/84

CPC分类号： H01L27/1288 ,  H01L27/1214

摘要： A method of manufacturing a TFT substrate includes: sequentially forming a transparent conductive layer and an opaque conductive layer on a substrate, patterning the transparent conductive layer and the opaque conductive layer by using a first mask to form a gate pattern including a pixel electrode, and forming a gate insulating layer and a semiconductor layer above the substrate. A contact hole is formed which exposes a portion of the pixel electrode and a semiconductor pattern using a second mask. A conductive layer is formed above the substrate and patterned to form a source/drain pattern including a drain electrode which overlaps a portion of the pixel electrode. Portions of the gate insulating layer and the opaque conductive layer above the pixel electrode are removed except a portion overlapping the drain electrode, by using a third mask.

摘要翻译： 一种制造TFT基板的方法包括：在基板上依次形成透明导电层和不透明导电层，通过使用第一掩模对透明导电层和不透明导电层进行构图，形成包括像素电极的栅极图案，以及 在基板上形成栅极绝缘层和半导体层。 使用第二掩模形成露出一部分像素电极和半导体图案的接触孔。 在衬底上形成导电层，并被图案化以形成包括与像素电极的一部分重叠的漏电极的源极/漏极图案。 除了与漏电极重叠的部分之外，通过使用第三掩模除去栅极绝缘层和像素电极上方的不透明导电层的部分。

公开(公告)号：US07935580B2

公开(公告)日：2011-05-03

申请号：US11864165

申请日：2007-09-28

申请人： Min-Seok Oh ,  Shi-Yul Kim ,  Sang-Gab Kim ,  Joo-Han Kim ,  Hong-Kee Chin ,  Yu-Gwang Jeong ,  Seung-Ha Choi

发明人： Min-Seok Oh ,  Shi-Yul Kim ,  Sang-Gab Kim ,  Joo-Han Kim ,  Hong-Kee Chin ,  Yu-Gwang Jeong ,  Seung-Ha Choi

IPC分类号： H01L21/00

CPC分类号： G02F1/1362 ,  G02F1/136213 ,  G02F2001/136222 ,  G02F2001/136236

摘要： A display substrate includes a gate line, a storage capacitor, a source line, a switching element, a pixel electrode, and a color filter. The gate line is formed on a base substrate. The storage capacitor has a storage line substantially parallel to the gate line. The source line crosses the gate line to define a pixel area. The switching element is connected to the gate line and the source line. The pixel electrode contacts the switching element. The color filter pattern is formed between the base substrate and the pixel electrode such that the color filter pattern contracts the base substrate and the pixel electrode. Thus, the color filter pattern is formed on the display substrate using a three-mask process.

摘要翻译： 显示基板包括栅极线，存储电容器，源极线，开关元件，像素电极和滤色器。 栅极线形成在基底基板上。 存储电容器具有基本上平行于栅极线的存储线。 源极线穿过栅极线以定义像素区域。 开关元件连接到栅极线和源极线。 像素电极与开关元件接触。 滤色器图案形成在基底基板和像素电极之间，使得滤色器图案使基底基板和像素电极收缩。 因此，使用三掩模处理在显示基板上形成滤色器图案。

公开(公告)号：US08946004B2

公开(公告)日：2015-02-03

申请号：US12544144

申请日：2009-08-19

申请人： Joo-Han Kim ,  Ki-Yong Song ,  Dong-Ju Yang ,  Hee-Joon Kim ,  Yeo-Geon Yoon ,  Sung-Hen Cho ,  Chang-Hoon Kim ,  Jae-Hong Kim ,  Yu-Gwang Jeong ,  Ki-Yeup Lee ,  Sang-Gab Kim ,  Yun-Jong Yeo ,  Shin-Il Choi ,  Ji-Young Park

发明人： Joo-Han Kim ,  Ki-Yong Song ,  Dong-Ju Yang ,  Hee-Joon Kim ,  Yeo-Geon Yoon ,  Sung-Hen Cho ,  Chang-Hoon Kim ,  Jae-Hong Kim ,  Yu-Gwang Jeong ,  Ki-Yeup Lee ,  Sang-Gab Kim ,  Yun-Jong Yeo ,  Shin-Il Choi ,  Ji-Young Park

IPC分类号： H01L29/786 ,  H01L27/12 ,  G02F1/1362

CPC分类号： H01L24/05 ,  G02F1/136227 ,  H01L27/12 ,  H01L27/1214 ,  H01L27/124 ,  H01L2224/04042 ,  H01L2924/14 ,  H01L2924/1426 ,  H01L2924/00

摘要： A contact portion of wiring and a method of manufacturing the same are disclosed. A contact portion of wiring according to an embodiment includes: a substrate; a conductive layer disposed on the substrate; an interlayer insulating layer disposed on the conductive layer and having a contact hole; a metal layer disposed on the conductive layer and filling the contact hole; and a transparent electrode disposed on the interlayer insulating layer and connected to the metal layer, wherein the interlayer insulating layer includes a lower insulating layer and an upper insulating layer disposed on the lower insulating layer, the lower insulating layer is undercut at the contact hole, and the metal layer fills in the portion where the lower insulating layer is undercut.

摘要翻译： 公开了布线的接触部分及其制造方法。 根据实施例的布线的接触部分包括：基板; 设置在所述基板上的导电层; 设置在所述导电层上并具有接触孔的层间绝缘层; 设置在所述导电层上并填充所述接触孔的金属层; 以及透明电极，设置在所述层间绝缘层上并连接到所述金属层，其中所述层间绝缘层包括下绝缘层和设置在所述下绝缘层上的上绝缘层，所述下绝缘层在所述接触孔处被底切， 并且金属层填充在下绝缘层被切下的部分。

公开(公告)号：US07969522B2

公开(公告)日：2011-06-28

申请号：US12841554

申请日：2010-07-22

申请人： Doo-Hee Jung ,  Kyung-Su Mun ,  Jeong-Min Park ,  Joo-Han Kim ,  Joo-Ae Youn

发明人： Doo-Hee Jung ,  Kyung-Su Mun ,  Jeong-Min Park ,  Joo-Han Kim ,  Joo-Ae Youn

IPC分类号： G02F1/136

CPC分类号： G02F1/1362 ,  G02F1/13458 ,  G02F2001/136231

摘要： A display substrate includes a first metal pattern, a first insulating layer, a first electrode, and a second metal pattern. The first metal pattern includes a gate line and a signal line. The first insulating layer is disposed on a substrate having the first metal pattern formed thereon. A first opening passes through the first insulating layer to partially expose the signal line. The first electrode is disposed on the first insulating layer corresponding to a unit pixel. The second metal pattern includes a connection electrode contacting the first electrode and the signal line through the first opening and a data line.

摘要翻译： 显示基板包括第一金属图案，第一绝缘层，第一电极和第二金属图案。 第一金属图案包括栅极线和信号线。 第一绝缘层设置在其上形成有第一金属图案的基板上。 第一开口穿过第一绝缘层以部分地暴露信号线。 第一电极设置在对应于单位像素的第一绝缘层上。 第二金属图案包括通过第一开口接触第一电极和信号线的连接电极和数据线。

公开(公告)号：US07787067B2

公开(公告)日：2010-08-31

申请号：US12027607

申请日：2008-02-07

申请人： Doo-Hee Jung ,  Kyung-Su Mun ,  Jeong-Min Park ,  Joo-Han Kim ,  Joo-Ae Youn

发明人： Doo-Hee Jung ,  Kyung-Su Mun ,  Jeong-Min Park ,  Joo-Han Kim ,  Joo-Ae Youn

IPC分类号： G02F1/136

CPC分类号： G02F1/1362 ,  G02F1/13458 ,  G02F2001/136231

摘要： A display substrate includes a first metal pattern, a first insulating layer, a first electrode, and a second metal pattern. The first metal pattern includes a gate line and a signal line. The first insulating layer is disposed on a substrate having the first metal pattern formed thereon. A first opening passes through the first insulating layer to partially expose the signal line. The first electrode is disposed on the first insulating layer corresponding to a unit pixel. The second metal pattern includes a connection electrode contacting the first electrode and the signal line through the first opening and a data line.

摘要翻译： 显示基板包括第一金属图案，第一绝缘层，第一电极和第二金属图案。 第一金属图案包括栅极线和信号线。 第一绝缘层设置在其上形成有第一金属图案的基板上。 第一开口穿过第一绝缘层以部分地暴露信号线。 第一电极设置在对应于单位像素的第一绝缘层上。 第二金属图案包括通过第一开口接触第一电极和信号线的连接电极和数据线。

公开(公告)号：US20070093005A1

公开(公告)日：2007-04-26

申请号：US11544738

申请日：2006-10-05

申请人： Joo-Han Kim ,  Soon-Kwon Lim ,  Hong-Sick Park ,  Shi-Yul Kim ,  Eun-Guk Lee ,  Yang-Ho Bae ,  Byeong-Jin Lee ,  Jong-Hyun Choung ,  Sun-Young Hong ,  Bong-Kyun Kim ,  Won-Suk Shin ,  Sung-Wook Kang

发明人： Joo-Han Kim ,  Soon-Kwon Lim ,  Hong-Sick Park ,  Shi-Yul Kim ,  Eun-Guk Lee ,  Yang-Ho Bae ,  Byeong-Jin Lee ,  Jong-Hyun Choung ,  Sun-Young Hong ,  Bong-Kyun Kim ,  Won-Suk Shin ,  Sung-Wook Kang

IPC分类号： H01L21/84 ,  H01L21/00 ,  H01L27/12 ,  H01L27/01 ,  H01L31/0392

CPC分类号： H01L27/124 ,  H01L21/32139 ,  H01L27/1288

摘要： A thin film transistor array panel includes a pixel electrode formed on a substrate, a gate line formed on the pixel electrode, a gate insulating film formed on the gate line, a semiconductor formed on the gate insulating film, a data line and a drain electrode formed on the gate insulating film, and a passivation layer formed on portions of the data line and the drain electrode. The gate line includes a first film formed on the same layer and with the same material as the pixel electrode and a second film formed on the first film.

摘要翻译： 薄膜晶体管阵列面板包括形成在基板上的像素电极，形成在像素电极上的栅极线，形成在栅极线上的栅极绝缘膜，形成在栅极绝缘膜上的半导体，数据线和漏极 形成在栅极绝缘膜上，以及形成在数据线和漏电极的部分上的钝化层。 栅线包括形成在同一层上并具有与像素电极相同的材料的第一膜和形成在第一膜上的第二膜。

公开(公告)号：US20100230679A1

公开(公告)日：2010-09-16

申请号：US12544144

申请日：2009-08-19

申请人： Joo-Han Kim ,  Ki-Yong Song ,  Dong-Ju Yang ,  Hee-Joon Kim ,  Yeo-Geon Yoon ,  Sung-Hen Cho ,  Chang-Hoon Kim ,  Jae-Hong Kim ,  Yu-Gwang Jeong ,  Ki-Yeup Lee ,  Snag-Gab Kim ,  Yun-Jong Yeo ,  Shin-Il Choi ,  Ji-Young Park

发明人： Joo-Han Kim ,  Ki-Yong Song ,  Dong-Ju Yang ,  Hee-Joon Kim ,  Yeo-Geon Yoon ,  Sung-Hen Cho ,  Chang-Hoon Kim ,  Jae-Hong Kim ,  Yu-Gwang Jeong ,  Ki-Yeup Lee ,  Snag-Gab Kim ,  Yun-Jong Yeo ,  Shin-Il Choi ,  Ji-Young Park

IPC分类号： H01L29/786 ,  H01L29/49 ,  H01L21/28 ,  H01L21/336

CPC分类号： H01L24/05 ,  G02F1/136227 ,  H01L27/12 ,  H01L27/1214 ,  H01L27/124 ,  H01L2224/04042 ,  H01L2924/14 ,  H01L2924/1426 ,  H01L2924/00

摘要： A contact portion of wiring and a method of manufacturing the same are disclosed. A contact portion of wiring according to an embodiment includes: a substrate; a conductive layer disposed on the substrate; an interlayer insulating layer disposed on the conductive layer and having a contact hole; a metal layer disposed on the conductive layer and filling the contact hole; and a transparent electrode disposed on the interlayer insulating layer and connected to the metal layer, wherein the interlayer insulating layer includes a lower insulating layer and an upper insulating layer disposed on the lower insulating layer, the lower insulating layer is undercut at the contact hole, and the metal layer fills in the portion where the lower insulating layer is undercut.

摘要翻译： 公开了布线的接触部分及其制造方法。 根据实施例的布线的接触部分包括：基板; 设置在所述基板上的导电层; 设置在所述导电层上并具有接触孔的层间绝缘层; 设置在所述导电层上并填充所述接触孔的金属层; 以及设置在所述层间绝缘层上且与所述金属层连接的透明电极，其中所述层间绝缘层包括下绝缘层和设置在所述下绝缘层上的上绝缘层，所述下绝缘层在所述接触孔处被底切， 并且金属层填充在下绝缘层被切下的部分。

公开(公告)号：US08390776B2

公开(公告)日：2013-03-05

申请号：US13450643

申请日：2012-04-19

申请人： Ki-Hun Jeong ,  Seung-Hwan Shim ,  Joo-Han Kim ,  Hong-Kee Chin

发明人： Ki-Hun Jeong ,  Seung-Hwan Shim ,  Joo-Han Kim ,  Hong-Kee Chin

IPC分类号： G02F1/13

CPC分类号： H01L27/1214 ,  H01L27/1288 ,  H01L29/4908

摘要： A method of manufacturing a thin film transistor array substrate includes: forming a gate pattern on a substrate; forming a first gate insulating film and a second gate insulating film on the substrate; forming a source/drain pattern and a semiconductor pattern on the substrate; forming a passivation film on the substrate; forming a photo-resist pattern on the passivation film; patterning the passivation film using the photo-resist pattern to form a passivation film pattern, the patterning of the passivation film including over-etching the passivation film to form an open region in the passivation film; forming a transparent electrode film on the substrate; removing the photo-resist pattern and a portion of the transparent electrode film on the photo-resist pattern; and forming a pixel electrode on the first gate insulating layer.

摘要翻译： 制造薄膜晶体管阵列基板的方法包括：在基板上形成栅极图案; 在所述基板上形成第一栅极绝缘膜和第二栅极绝缘膜; 在衬底上形成源极/漏极图案和半导体图案; 在衬底上形成钝化膜; 在钝化膜上形成光刻胶图案; 使用光刻胶图形图案化钝化膜以形成钝化膜图案，钝化膜的图案化包括过蚀刻钝化膜以在钝化膜中形成开放区域; 在基板上形成透明电极膜; 在所述光刻胶图案上除去所述光刻胶图案和所述透明电极膜的一部分; 以及在所述第一栅极绝缘层上形成像素电极。

公开(公告)号：US08184251B2

公开(公告)日：2012-05-22

申请号：US12498526

申请日：2009-07-07

申请人： Ki-Hun Jeong ,  Seung-Hwan Shim ,  Joo-Han Kim ,  Hong-Kee Chin

发明人： Ki-Hun Jeong ,  Seung-Hwan Shim ,  Joo-Han Kim ,  Hong-Kee Chin

IPC分类号： G02F1/1333

CPC分类号： H01L27/1214 ,  H01L27/1288 ,  H01L29/4908

摘要： A method of manufacturing a thin film transistor array substrate includes: forming a gate pattern on a substrate; forming a first gate insulating film and a second gate insulating film on the substrate; forming a source/drain pattern and a semiconductor pattern on the substrate; forming a passivation film on the substrate; forming a photo-resist pattern on the passivation film; patterning the passivation film using the photo-resist pattern to form a passivation film pattern, the patterning of the passivation film including over-etching the passivation film to form an open region in the passivation film; forming a transparent electrode film on the substrate; removing the photo-resist pattern and a portion of the transparent electrode film on the photo-resist pattern; and forming a pixel electrode on the first gate insulating layer.

摘要翻译： 制造薄膜晶体管阵列基板的方法包括：在基板上形成栅极图案; 在所述基板上形成第一栅极绝缘膜和第二栅极绝缘膜; 在衬底上形成源极/漏极图案和半导体图案; 在衬底上形成钝化膜; 在钝化膜上形成光刻胶图案; 使用光刻胶图形图案化钝化膜以形成钝化膜图案，钝化膜的图案化包括过蚀刻钝化膜以在钝化膜中形成开放区域; 在基板上形成透明电极膜; 在所述光刻胶图案上除去所述光刻胶图案和所述透明电极膜的一部分; 以及在所述第一栅极绝缘层上形成像素电极。