利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

10 条记录 (耗时 0.04 秒)

    ETCHANTS AND METHODS OF FABRICATING SEMICONDUCTOR DEVICES USING THE SAME
    1.
    发明申请
    ETCHANTS AND METHODS OF FABRICATING SEMICONDUCTOR DEVICES USING THE SAME 审中-公开
    使用该方法制备半导体器件的蚀刻和方法

    公开(公告)号：US20120001264A1

    公开(公告)日：2012-01-05

    申请号：US13173360

    申请日：2011-06-30

    申请人： Hong-suk Kim ,  Jin-gyun Kim ,  Hun-Hyeong Lim ,  Ki-hyun Hwang ,  Jae-Young Ahn ,  Jun-kyu Yang

    发明人： Hong-suk Kim ,  Jin-gyun Kim ,  Hun-Hyeong Lim ,  Ki-hyun Hwang ,  Jae-Young Ahn ,  Jun-kyu Yang

    IPC分类号： H01L21/28 ,  C09K13/04 ,  H01L27/088

    CPC分类号： C09K13/04 ,  H01L21/764 ,  H01L21/823437 ,  H01L27/11578 ,  H01L27/11582 ,  H01L29/7926

    摘要： Provided according to embodiments of the present invention are methods of fabricating semiconductor devices using an etchant. In some embodiments, the etchant may be highly selective and may act to reduce interference between wordlines in the semiconductor device. In some embodiments of the invention, provided are methods of fabricating a semiconductor device that include forming a plurality of gate patterns on a substrate; forming first insulation layers between the gate patterns; wet-etching the first insulation layers to form first insulation layer residues; and forming air gaps between the plurality of gate patterns. Related etchant solutions and semiconductor devices are also provided.

    摘要翻译： 根据本发明的实施例提供的是使用蚀刻剂制造半导体器件的方法。 在一些实施例中，蚀刻剂可以是高度选择性的并且可以用于减小半导体器件中的字线之间的干扰。 在本发明的一些实施例中，提供了制造半导体器件的方法，该半导体器件包括在衬底上形成多个栅极图案; 在栅极图案之间形成第一绝缘层; 湿蚀刻第一绝缘层以形成第一绝缘层残留物; 以及在所述多个栅极图案之间形成气隙。 还提供了相关蚀刻剂溶液和半导体器件。

    Methods of manufacturing semiconductor devices
    3.
    发明授权
    Methods of manufacturing semiconductor devices 有权
    制造半导体器件的方法

    公开(公告)号：US08445367B2

    公开(公告)日：2013-05-21

    申请号：US13287509

    申请日：2011-11-02

    申请人： Jin-Tae Noh ,  Hun-Hyeong Lim ,  Ki-Hyun Hwang ,  Jin-Gyun Kim ,  Sang-Ryol Yang

    发明人： Jin-Tae Noh ,  Hun-Hyeong Lim ,  Ki-Hyun Hwang ,  Jin-Gyun Kim ,  Sang-Ryol Yang

    IPC分类号： H01L21/20 ,  H01L21/36

    CPC分类号： H01L27/1157 ,  H01L27/10855 ,  H01L27/11582

    摘要： In a method of manufacturing a semiconductor device, a plurality of sacrificial layers and a plurality of insulating interlayers are repeatedly and alternately on a substrate. The insulating interlayers include a different material from a material of the sacrificial layers. At least one opening through the insulating interlayers and the sacrificial layers are formed. The at least one opening exposes the substrate. The seed layer is formed on an inner wall of the at least one opening using a first silicon source gas. A polysilicon channel is formed in the at least one opening by growing the seed layer. The sacrificial layers are removed to form a plurality of grooves between the insulating interlayers. A plurality of gate structures is formed in the grooves, respectively.

    摘要翻译： 在制造半导体器件的方法中，多个牺牲层和多个绝缘中间层在衬底上重复交替。 绝缘夹层包括与牺牲层的材料不同的材料。 通过绝缘夹层和牺牲层形成至少一个开口。 至少一个开口露出基板。 种子层使用第一硅源气体形成在至少一个开口的内壁上。 通过种植种子层在至少一个开口中形成多晶硅沟道。 去除牺牲层以在绝缘夹层之间形成多个凹槽。 在槽中分别形成有多个栅极结构。

    METHODS OF MANUFACTURING SEMICONDUCTOR DEVICES
    4.
    发明申请
    METHODS OF MANUFACTURING SEMICONDUCTOR DEVICES 有权
    制造半导体器件的方法

    公开(公告)号：US20120115293A1

    公开(公告)日：2012-05-10

    申请号：US13287509

    申请日：2011-11-02

    申请人： Jin-Tae NOH ,  Hun-Hyeong Lim ,  Ki-Hyun Hwang ,  Jin-Gyun Kim ,  Sang-Ryol Yang

    发明人： Jin-Tae NOH ,  Hun-Hyeong Lim ,  Ki-Hyun Hwang ,  Jin-Gyun Kim ,  Sang-Ryol Yang

    IPC分类号： H01L21/336 ,  H01L21/8234 ,  B82Y40/00

    CPC分类号： H01L27/1157 ,  H01L27/10855 ,  H01L27/11582

    摘要： In a method of manufacturing a semiconductor device, a plurality of sacrificial layers and a plurality of insulating interlayers are repeatedly and alternately on a substrate. The insulating interlayers include a different material from a material of the sacrificial layers. At least one opening through the insulating interlayers and the sacrificial layers are formed. The at least one opening exposes the substrate. The seed layer is formed on an inner wall of the at least one opening using a first silicon source gas. A polysilicon channel is formed in the at least one opening by growing the seed layer. The sacrificial layers are removed to form a plurality of grooves between the insulating interlayers. A plurality of gate structures is formed in the grooves, respectively.

    摘要翻译： 在制造半导体器件的方法中，多个牺牲层和多个绝缘中间层在衬底上重复交替。 绝缘夹层包括与牺牲层的材料不同的材料。 通过绝缘夹层和牺牲层形成至少一个开口。 至少一个开口露出基板。 种子层使用第一硅源气体形成在至少一个开口的内壁上。 通过种植种子层在至少一个开口中形成多晶硅沟道。 去除牺牲层以在绝缘夹层之间形成多个凹槽。 在槽中分别形成有多个栅极结构。

    VERTICAL MEMORY DEVICES AND METHOD OF MANUFACTURING THE SAME
    5.
    发明申请
    VERTICAL MEMORY DEVICES AND METHOD OF MANUFACTURING THE SAME 有权
    垂直存储器件及其制造方法

    公开(公告)号：US20140332875A1

    公开(公告)日：2014-11-13

    申请号：US14184262

    申请日：2014-02-19

    申请人： Jung-Hwan Kim ,  Jun-Kyu Yang ,  Hun-Hyeong Lim ,  Jae-ho Choi ,  Ki-Hyun Hwang

    发明人： Jung-Hwan Kim ,  Jun-Kyu Yang ,  Hun-Hyeong Lim ,  Jae-ho Choi ,  Ki-Hyun Hwang

    IPC分类号： H01L27/115 ,  H01L21/28

    CPC分类号： H01L29/7926 ,  H01L21/28282 ,  H01L27/11582 ,  H01L29/66833

    摘要： A method of manufacturing a vertical memory device is disclosed. In the method, a plurality of insulation layers and a plurality of first sacrificial layers are alternately stacked on a substrate. A plurality of holes is formed through the plurality of insulation layers and first sacrificial layers. A plasma treatment process is performed to oxidize the first sacrificial layers exposed by the holes. A plurality of second sacrificial layer patterns project from sidewalls of the holes. A blocking layer pattern, a charge storage layer pattern and a tunnel insulation layer pattern are formed on the sidewall of the holes that cover the second sacrificial layer patterns. A plurality of channels is formed to fill the holes. The first sacrificial layers and the second sacrificial layer patterns are removed to form a plurality of gaps exposing a sidewall of the blocking layer pattern. A plurality of gate electrodes is formed to fill the gaps.

    摘要翻译： 公开了制造垂直存储器件的方法。 在该方法中，多个绝缘层和多个第一牺牲层交替堆叠在基板上。 通过多个绝缘层和第一牺牲层形成多个孔。 进行等离子体处理工艺以氧化由孔暴露的第一牺牲层。 多个第二牺牲层图案从孔的侧壁突出。 在覆盖第二牺牲层图案的孔的侧壁上形成阻挡层图案，电荷存储层图案和隧道绝缘层图案。 形成多个通道以填充孔。 去除第一牺牲层和第二牺牲层图案以形成暴露阻挡层图案的侧壁的多个间隙。 形成多个栅电极以填充间隙。

    NONVOLATILE MEMORY DEVICES AND FABRICATING METHODS THEREOF
    6.
    发明申请
    NONVOLATILE MEMORY DEVICES AND FABRICATING METHODS THEREOF 有权
    非易失性存储器件及其制造方法

    公开(公告)号：US20130105880A1

    公开(公告)日：2013-05-02

    申请号：US13564992

    申请日：2012-08-02

    申请人： Hong-Suk Kim ,  Yong-Seok Kim ,  Hun-Hyeong Lim ,  Ki-Hyun Hwang

    发明人： Hong-Suk Kim ,  Yong-Seok Kim ,  Hun-Hyeong Lim ,  Ki-Hyun Hwang

    IPC分类号： H01L29/788

    CPC分类号： H01L21/28273 ,  H01L27/11521 ,  H01L29/42336 ,  H01L29/66825 ,  H01L29/7881

    摘要： Non-volatile memory devices, and fabricating methods thereof, include a floating gate over a substrate, a lower barrier layer including a first lower barrier layer on the upper surface of the floating gate, and a second lower barrier layer on a side surface of the floating gate to have a thickness smaller than a thickness of the first lower barrier layer, an inter-gate dielectric layer over the lower barrier layer, and a control gate over the inter-gate dielectric layer.

    摘要翻译： 非易失性存储器件及其制造方法包括在衬底上的浮置栅极，在浮置栅极的上表面上包括第一下阻挡层的下势垒层和位于浮置栅极的侧表面上的第二下势垒层 浮栅的厚度小于第一下阻挡层的厚度，下阻挡层上的栅极间电介质层和栅极间电介质层上的控制栅极。

    Nonvolatile memory devices and fabricating methods thereof
    7.
    发明授权
    Nonvolatile memory devices and fabricating methods thereof 有权
    非易失存储器件及其制造方法

    公开(公告)号：US08614476B2

    公开(公告)日：2013-12-24

    申请号：US13564992

    申请日：2012-08-02

    申请人： Hong-Suk Kim ,  Yong-Seok Kim ,  Hun-Hyeong Lim ,  Ki-Hyun Hwang

    发明人： Hong-Suk Kim ,  Yong-Seok Kim ,  Hun-Hyeong Lim ,  Ki-Hyun Hwang

    IPC分类号： H01L29/788

    CPC分类号： H01L21/28273 ,  H01L27/11521 ,  H01L29/42336 ,  H01L29/66825 ,  H01L29/7881

    摘要： Non-volatile memory devices, and fabricating methods thereof, include a floating gate over a substrate, a lower barrier layer including a first lower barrier layer on the upper surface of the floating gate, and a second lower barrier layer on a side surface of the floating gate to have a thickness smaller than a thickness of the first lower barrier layer, an inter-gate dielectric layer over the lower barrier layer, and a control gate over the inter-gate dielectric layer.

    摘要翻译： 非易失性存储器件及其制造方法包括在衬底上的浮置栅极，在浮置栅极的上表面上包括第一下阻挡层的下势垒层和位于浮置栅极的侧表面上的第二下势垒层 浮栅的厚度小于第一下阻挡层的厚度，下阻挡层上的栅极间电介质层和栅极间电介质层上的控制栅极。

    Gate structures
    8.
    发明授权
    Gate structures 有权
    门结构

    公开(公告)号：US08659069B2

    公开(公告)日：2014-02-25

    申请号：US13340968

    申请日：2011-12-30

    申请人： Jung-Hwan Kim ,  Sung-Ho Heo ,  Jae-Ho Choi ,  Hun-Hyeong Lim ,  Ki-Hyun Hwang ,  Woo-Sung Lee

    发明人： Jung-Hwan Kim ,  Sung-Ho Heo ,  Jae-Ho Choi ,  Hun-Hyeong Lim ,  Ki-Hyun Hwang ,  Woo-Sung Lee

    IPC分类号： H01L29/788

    CPC分类号： H01L21/28273 ,  H01L27/11531

    摘要： A method of forming a gate structure includes forming a tunnel insulation layer pattern on a substrate, forming a floating gate on the tunnel insulation layer pattern, forming a dielectric layer pattern on the floating gate, the dielectric layer pattern including a first oxide layer pattern, a nitride layer pattern on the first oxide layer pattern, and a second oxide layer pattern on the nitride layer pattern, the second oxide layer pattern being formed by performing an anisotropic plasma oxidation process on the nitride layer, such that a first portion of the second oxide layer pattern on a top surface of the floating gate has a larger thickness than a second portion of the second oxide layer pattern on a sidewall of the floating gate, and forming a control gate on the second oxide layer.

    摘要翻译： 形成栅极结构的方法包括在衬底上形成隧道绝缘层图案，在隧道绝缘层图案上形成浮栅，在浮栅上形成电介质层图案，电介质层图案包括第一氧化物层图案， 所述第一氧化物层图案上的氮化物层图案和所述氮化物层图案上的第二氧化物层图案，所述第二氧化物层图案通过在所述氮化物层上进行各向异性等离子体氧化处理而形成，使得所述第二氧化物层图案的第二部分 在浮置栅极的顶表面上的氧化物层图案具有比浮置栅极的侧壁上的第二氧化物层图案的第二部分更大的厚度，并且在第二氧化物层上形成控制栅极。

    Method of manufacturing three dimensional semiconductor memory device
    9.
    发明授权
    Method of manufacturing three dimensional semiconductor memory device 有权
    制造三维半导体存储器件的方法

    公开(公告)号：US09064736B2

    公开(公告)日：2015-06-23

    申请号：US14248003

    申请日：2014-04-08

    申请人： Joon-Suk Lee ,  Woong Lee ,  Hun-Hyeong Lim ,  Ki-Hyun Hwang

    发明人： Joon-Suk Lee ,  Woong Lee ,  Hun-Hyeong Lim ,  Ki-Hyun Hwang

    IPC分类号： H01L21/311 ,  H01L27/115

    CPC分类号： H01L27/11578 ,  H01L27/1157 ,  H01L27/11582

    摘要： A method of manufacturing a three-dimensional semiconductor memory device is provided. The method includes alternately stacking a first insulation film, a first sacrificial film, alternating second insulation films and second sacrificial films, a third sacrificial film and a third insulation film on a substrate. A channel hole is formed to expose a portion of the substrate while passing through the first insulation film, the first sacrificial film, the second insulation films, the second sacrificial films, the third sacrificial film and the third insulation film. The method further includes forming a semiconductor pattern on the portion of the substrate exposed in the channel hole by epitaxial growth. Forming the semiconductor pattern includes forming a lower epitaxial film, doping an impurity into the lower epitaxial film, and forming an upper epitaxial film on the lower epitaxial film. Forming the lower epitaxial film, doping the impurity into the lower epitaxial film and forming the upper epitaxial film are all performed in-situ, and the semiconductor pattern includes a doped region and an undoped region.

    摘要翻译： 提供一种制造三维半导体存储器件的方法。 该方法包括在基板上交替堆叠第一绝缘膜，第一牺牲膜，交替的第二绝缘膜和第二牺牲膜，第三牺牲膜和第三绝缘膜。 形成通道孔，以在穿过第一绝缘膜，第一牺牲膜，第二绝缘膜，第二牺牲膜，第三牺牲膜和第三绝缘膜的同时暴露衬底的一部分。 该方法还包括通过外延生长在暴露在通道孔中的衬底的部分上形成半导体图案。 形成半导体图案包括形成下部外延膜，将杂质掺杂到下部外延膜中，以及在下部外延膜上形成上部外延膜。 形成下部外延膜，将杂质掺杂到下部外延膜中并形成上部外延膜全部原位进行，并且半导体图案包括掺杂区域和未掺杂区域。

    GATE STRUCTURES
    10.
    发明申请
    GATE STRUCTURES 有权
    门结构

    公开(公告)号：US20120187470A1

    公开(公告)日：2012-07-26

    申请号：US13340968

    申请日：2011-12-30

    申请人： Jung-Hwan KIM ,  Sung-Ho Heo ,  Jae-Ho Choi ,  Hun-Hyeong Lim ,  Ki-Hyun Hwang ,  Woo-Sung Lee

    发明人： Jung-Hwan KIM ,  Sung-Ho Heo ,  Jae-Ho Choi ,  Hun-Hyeong Lim ,  Ki-Hyun Hwang ,  Woo-Sung Lee

    IPC分类号： H01L29/788

    CPC分类号： H01L21/28273 ,  H01L27/11531

    摘要： A method of forming a gate structure includes forming a tunnel insulation layer pattern on a substrate, forming a floating gate on the tunnel insulation layer pattern, forming a dielectric layer pattern on the floating gate, the dielectric layer pattern including a first oxide layer pattern, a nitride layer pattern on the first oxide layer pattern, and a second oxide layer pattern on the nitride layer pattern, the second oxide layer pattern being formed by performing an anisotropic plasma oxidation process on the nitride layer, such that a first portion of the second oxide layer pattern on a top surface of the floating gate has a larger thickness than a second portion of the second oxide layer pattern on a sidewall of the floating gate, and forming a control gate on the second oxide layer.

    摘要翻译： 形成栅极结构的方法包括在衬底上形成隧道绝缘层图案，在隧道绝缘层图案上形成浮栅，在浮栅上形成电介质层图案，电介质层图案包括第一氧化层图案， 所述第一氧化物层图案上的氮化物层图案和所述氮化物层图案上的第二氧化物层图案，所述第二氧化物层图案通过在所述氮化物层上进行各向异性等离子体氧化处理而形成，使得所述第二氧化物层图案的第二部分 在浮置栅极的顶表面上的氧化物层图案具有比浮置栅极的侧壁上的第二氧化物层图案的第二部分更大的厚度，并且在第二氧化物层上形成控制栅极。