公开(公告)号：US09240357B2

公开(公告)日：2016-01-19

申请号：US14100651

申请日：2013-12-09

申请人： Tae-Gon Kim ,  Jong-Hoon Kang ,  Jae-Young Ahn ,  Jun-Kyu Yang ,  Han-Mei Choi ,  Ki-Hyun Hwang

发明人： Tae-Gon Kim ,  Jong-Hoon Kang ,  Jae-Young Ahn ,  Jun-Kyu Yang ,  Han-Mei Choi ,  Ki-Hyun Hwang

IPC分类号： H01L21/66 ,  H01L21/265 ,  H01L21/311 ,  H01L27/115

CPC分类号： H01L22/12 ,  H01L21/31116 ,  H01L22/20 ,  H01L27/11582 ,  H01L2924/0002 ,  H01L2924/00

摘要： According to example embodiments of inventive concepts, a method of fabricating a semiconductor device includes: forming a preliminary stack structure, the preliminary stack structure defining a through hole; forming a protection layer and a dielectric layer in the through hole; forming a channel pattern, a gapfill pattern, and a contact pattern in the through hole; forming an offset oxide on the preliminary stack structure; measuring thickness data of the offset oxide; and scanning the offset oxide using a reactive gas cluster ion beam. The scanning the offset oxide includes setting a scan speed based on the measured thickness data of the offset oxide, and forming a gas cluster.

摘要翻译： 根据本发明构思的示例性实施例，制造半导体器件的方法包括：形成初步叠层结构，所述预备叠层结构限定通孔; 在通孔中形成保护层和电介质层; 在通孔中形成通道图案，间隙填充图案和接触图案; 在预备堆叠结构上形成偏移氧化物; 测量偏移氧化物的厚度数据; 并使用反应性气体簇离子束扫描偏移氧化物。 扫描偏移氧化物包括基于测量的偏移氧化物的厚度数据设置扫描速度，并形成气体簇。

公开(公告)号：US09082659B1

公开(公告)日：2015-07-14

申请号：US14643527

申请日：2015-03-10

申请人： Phil-Ouk Nam ,  Jun-Kyu Yang ,  Byong-Hyun Jang ,  Ki-Hyun Hwang ,  Jae-Young Ahn

发明人： Phil-Ouk Nam ,  Jun-Kyu Yang ,  Byong-Hyun Jang ,  Ki-Hyun Hwang ,  Jae-Young Ahn

IPC分类号： H01L27/115

CPC分类号： H01L27/11582 ,  H01L27/11519 ,  H01L27/11524 ,  H01L27/11556 ,  H01L27/11565 ,  H01L27/1157 ,  H01L29/7889 ,  H01L29/7926

摘要： A vertical type semiconductor device can include a vertical pillar structure that includes a channel pattern with an outer wall. Horizontal insulating structures can be vertically spaced apart from one another along the vertical pillar structure to define first vertical gaps therebetween at first locations away from the outer wall and to define second vertical gaps therebetween at the outer wall, where the second vertical gaps are wider than the first vertical gaps. Horizontal wordline structures can be conformally located in the first and second vertical gaps between the vertically spaced apart horizontal insulating structures, so that the horizontal wordline structures can be vertically thinner across the first vertical gaps than across the second vertical gaps.

摘要翻译： 垂直型半导体器件可以包括垂直柱结构，其包括具有外壁的沟道图案。 水平绝缘结构可以沿着垂直柱结构彼此垂直间隔开，以在远离外壁的第一位置处限定第一垂直间隙，并且在外壁处限定第二垂直间隙，其中第二垂直间隙宽于 第一垂直间隙。 水平字线结构可以共形地位于垂直间隔开的水平绝缘结构之间的第一和第二垂直间隙中，使得水平字线结构可跨越第一垂直间隙而横跨第二垂直间隙。

公开(公告)号：US20150137210A1

公开(公告)日：2015-05-21

申请号：US14546172

申请日：2014-11-18

申请人： Phil-Ouk NAM ,  Jun-Kyu YANG ,  Jin-Gyun KIM ,  Jae-Young AHN ,  Hun Hyeong LIM ,  Ki-Hyun HWANG

发明人： Phil-Ouk NAM ,  Jun-Kyu YANG ,  Jin-Gyun KIM ,  Jae-Young AHN ,  Hun Hyeong LIM ,  Ki-Hyun HWANG

IPC分类号： H01L27/115 ,  H01L29/66

CPC分类号： H01L27/11582 ,  H01L29/66833 ,  H01L29/7926

摘要： A method of manufacturing a vertical memory device includes forming alternating and repeating insulating interlayers and sacrificial layers on a substrate, the sacrificial layers including polysilicon or amorphous silicon, forming channel holes through the insulating interlayers and the sacrificial layers, forming channels in the channel holes, etching portions of the insulating interlayers and the sacrificial layers between adjacent channels to form openings, removing the sacrificial layers to form gaps between the insulating interlayers, and forming gate lines in the gaps.

摘要翻译： 制造垂直存储器件的方法包括在衬底上形成交替和重复的绝缘夹层和牺牲层，牺牲层包括多晶硅或非晶硅，通过绝缘夹层和牺牲层形成通道孔，在通道孔中形成通道， 蚀刻绝缘夹层的部分和相邻通道之间的牺牲层以形成开口，去除牺牲层以在绝缘夹层之间形成间隙，并在间隙中形成栅极线。

公开(公告)号：US20120276702A1

公开(公告)日：2012-11-01

申请号：US13456392

申请日：2012-04-26

申请人： Jun-kyu YANG ,  Phil-ouk Nam ,  Ki-hyun Hwang ,  Jae-young Ahn ,  Han-mei Choi ,  Bi-o Kim

发明人： Jun-kyu YANG ,  Phil-ouk Nam ,  Ki-hyun Hwang ,  Jae-young Ahn ,  Han-mei Choi ,  Bi-o Kim

IPC分类号： H01L21/336 ,  H01L21/20

CPC分类号： H01L29/7926 ,  H01L27/11582 ,  H01L29/66757 ,  H01L29/66765 ,  H01L29/66833

摘要： A method of manufacturing a semiconductor device includes forming a channel region, forming a buffer layer on the channel region, and heat-treating the channel region by using a gas containing halogen atoms.

摘要翻译： 制造半导体器件的方法包括形成通道区域，在沟道区域上形成缓冲层，并且通过使用含有卤素原子的气体来热处理沟道区域。

公开(公告)号：US08269268B2

公开(公告)日：2012-09-18

申请号：US12080315

申请日：2008-04-02

申请人： Zong-liang Huo ,  In-seok Yeo ,  Seung-Hyun Lim ,  Kyong-hee Joo ,  Jun-kyu Yang

发明人： Zong-liang Huo ,  In-seok Yeo ,  Seung-Hyun Lim ,  Kyong-hee Joo ,  Jun-kyu Yang

IPC分类号： H01L29/792

CPC分类号： H01L21/28273 ,  B82Y10/00 ,  H01L29/42332 ,  H01L29/7881

摘要： The device includes: a tunnel insulating layer, a charge trap layer; a blocking insulating layer; and a gate electrode sequentially formed on a substrate. The charge trap layer includes: plural trap layers comprising a first material having a first band gap energy level; spaced apart nanodots, each nanodot being at least partially surrounded by at least one of the trap layers, wherein the nanodots comprise a second material having a second band gap energy level that is lower than the first band gap energy level; and an intermediate blocking layer comprising a third material having a third band gap energy level that is higher than the first band gap energy level, formed between at least two of the trap layers. This structure prevents loss of charges from the charge trap layer and improves charge storage capacity.

摘要翻译： 该器件包括：隧道绝缘层，电荷陷阱层; 阻挡绝缘层; 以及依次形成在基板上的栅电极。 电荷陷阱层包括：多个陷阱层，包括具有第一带隙能级的第一材料; 间隔开的纳米点，每个纳米点至少部分地被至少一个捕获层包围，其中该纳米点包括具有低于第一带隙能级的第二带隙能级的第二材料; 以及中间阻挡层，其包括形成在至少两个所述捕获层之间的具有高于所述第一带隙能级的第三带隙能级的第三材料。 这种结构防止电荷陷阱层的电荷损失并且改善电荷存储容量。

公开(公告)号：US08097531B2

公开(公告)日：2012-01-17

申请号：US12726014

申请日：2010-03-17

申请人： Young-Geun Park ,  Jae-Young Ahn ,  Jun-Kyu Yang ,  Dong-Woon Shin

发明人： Young-Geun Park ,  Jae-Young Ahn ,  Jun-Kyu Yang ,  Dong-Woon Shin

IPC分类号： H01L21/3205 ,  H01L21/4763

CPC分类号： H01L27/11568 ,  H01L27/11521

摘要： Manufacturing of a charge trap type memory device can include forming a tunnel insulating layer on a substrate. A charge-trapping layer can be formed on the tunnel insulating layer. A blocking layer can be formed on the charge-trapping layer. Gate electrodes can be formed on the blocking layer and divided by a trench. A portion of the charge-trapping layer aligned with the trench may be converted into a charge-blocking pattern with a vertical side profile by an anisotropic oxidation process.

摘要翻译： 电荷阱型存储器件的制造可以包括在衬底上形成隧道绝缘层。 电荷捕获层可以形成在隧道绝缘层上。 可以在电荷捕获层上形成阻挡层。 栅电极可以形成在阻挡层上并被沟槽分隔。 与沟槽对准的电荷俘获层的一部分可以通过各向异性氧化工艺转变成具有垂直侧面轮廓的电荷阻挡图案。

公开(公告)号：US20120001264A1

公开(公告)日：2012-01-05

申请号：US13173360

申请日：2011-06-30

申请人： Hong-suk Kim ,  Jin-gyun Kim ,  Hun-Hyeong Lim ,  Ki-hyun Hwang ,  Jae-Young Ahn ,  Jun-kyu Yang

发明人： Hong-suk Kim ,  Jin-gyun Kim ,  Hun-Hyeong Lim ,  Ki-hyun Hwang ,  Jae-Young Ahn ,  Jun-kyu Yang

IPC分类号： H01L21/28 ,  C09K13/04 ,  H01L27/088

CPC分类号： C09K13/04 ,  H01L21/764 ,  H01L21/823437 ,  H01L27/11578 ,  H01L27/11582 ,  H01L29/7926

摘要： Provided according to embodiments of the present invention are methods of fabricating semiconductor devices using an etchant. In some embodiments, the etchant may be highly selective and may act to reduce interference between wordlines in the semiconductor device. In some embodiments of the invention, provided are methods of fabricating a semiconductor device that include forming a plurality of gate patterns on a substrate; forming first insulation layers between the gate patterns; wet-etching the first insulation layers to form first insulation layer residues; and forming air gaps between the plurality of gate patterns. Related etchant solutions and semiconductor devices are also provided.

摘要翻译： 根据本发明的实施例提供的是使用蚀刻剂制造半导体器件的方法。 在一些实施例中，蚀刻剂可以是高度选择性的并且可以用于减小半导体器件中的字线之间的干扰。 在本发明的一些实施例中，提供了制造半导体器件的方法，该半导体器件包括在衬底上形成多个栅极图案; 在栅极图案之间形成第一绝缘层; 湿蚀刻第一绝缘层以形成第一绝缘层残留物; 以及在所述多个栅极图案之间形成气隙。 还提供了相关蚀刻剂溶液和半导体器件。

公开(公告)号：US20110300686A1

公开(公告)日：2011-12-08

申请号：US13155678

申请日：2011-06-08

申请人： Soo-doo Chae ,  Ki-hyun Hwang ,  Han-mei Choi ,  Jun-kyu Yang ,  Byong-ju Kim

发明人： Soo-doo Chae ,  Ki-hyun Hwang ,  Han-mei Choi ,  Jun-kyu Yang ,  Byong-ju Kim

IPC分类号： H01L21/02

CPC分类号： H01L27/101 ,  H01L27/0688 ,  H01L27/2409 ,  H01L27/249 ,  H01L45/1226 ,  H01L45/1633

摘要： Methods of forming non-volatile memory devices include forming a semiconductor layer having a first impurity region of first conductivity type extending adjacent a first side thereof and a second impurity region of second conductivity type extending adjacent a second side thereof, on a substrate. A first electrically conductive layer is also provided, which is electrically coupled to the first impurity region. The semiconductor layer is converted into a plurality of semiconductor diodes having respective first terminals electrically coupled to the first electrically conductive layer. The first electrically conductive layer operates as a word line or bit line of the non-volatile memory device. The converting may include patterning the first impurity region into a plurality of cathodes or anodes of the plurality of semiconductor diodes (e.g., P-i-N diodes).

摘要翻译： 形成非易失性存储器件的方法包括在衬底上形成半导体层，该半导体层具有在其第一侧附近延伸的第一导电类型的第一杂质区和邻近其第二侧延伸的第二导电类型的第二杂质区。 还提供了第一导电层，其电耦合到第一杂质区。 半导体层被转换成具有电耦合到第一导电层的相应的第一端子的多个半导体二极管。 第一导电层用作非易失性存储器件的字线或位线。 转换可以包括将第一杂质区域图案化成多个半导体二极管（例如，P-i-N二极管）的多个阴极或阳极。

公开(公告)号：US20110165750A1

公开(公告)日：2011-07-07

申请号：US12984940

申请日：2011-01-05

申请人： Jun-Kyu Yang ,  Young-Geun Park ,  Ki-Hyun Hwang ,  Han-Mei Choi ,  Chan-Jin Park

发明人： Jun-Kyu Yang ,  Young-Geun Park ,  Ki-Hyun Hwang ,  Han-Mei Choi ,  Chan-Jin Park

IPC分类号： H01L21/336

CPC分类号： H01L21/7682 ,  H01L21/02164 ,  H01L21/02266 ,  H01L23/5222 ,  H01L2924/0002 ,  H01L2924/00

摘要： In methods of manufacturing a semiconductor device, a plurality of gate structures spaced apart from each other and oxide layer patterns. A sputtering process using the oxide layer patterns as a sputtering target to connect the oxide layer patterns on the adjacent gate structures to each other is performed, so that a gap is formed between the gate structures. A volume of the gap is formed uniformly to have desired volume by controlling a thickness of the oxide layer patterns.

摘要翻译： 在制造半导体器件的方法中，多个彼此间隔开的栅极结构和氧化物层图案。 执行使用氧化物层图案作为溅射靶的溅射工艺来将相邻栅极结构上的氧化物层图案彼此连接，使得在栅极结构之间形成间隙。 通过控制氧化物层图案的厚度，使间隙的体积均匀地形成为具有期望的体积。

公开(公告)号：US20090239367A1

公开(公告)日：2009-09-24

申请号：US12382646

申请日：2009-03-20

申请人： Byong-Ju Kim ,  Sun-Jung Kim ,  Zong-Liang Huo ,  Jun-Kyu Yang ,  Seon-Ho Jo ,  Han-Mei Choi ,  Young-Sun Kim

发明人： Byong-Ju Kim ,  Sun-Jung Kim ,  Zong-Liang Huo ,  Jun-Kyu Yang ,  Seon-Ho Jo ,  Han-Mei Choi ,  Young-Sun Kim

IPC分类号： H01L21/336

CPC分类号： H01L21/28273 ,  H01L21/02164 ,  H01L21/02178 ,  H01L21/022 ,  H01L21/0228 ,  H01L21/02337 ,  H01L21/02348 ,  H01L21/02356 ,  H01L21/28282 ,  H01L21/3141 ,  H01L21/31612 ,  H01L21/3162 ,  H01L21/84 ,  H01L29/42332 ,  H01L29/7881 ,  H01L29/792

摘要： A method of fabricating a nonvolatile memory device includes forming a tunnel insulating layer on a semiconductor substrate, forming a charge storage layer on the tunnel insulating layer, forming a dielectric layer on the charge storage layer, the dielectric layer including a first aluminum oxide layer, a silicon oxide layer, and a second aluminum oxide layer sequentially stacked on the charge storage layer, and forming a gate electrode on the dielectric layer, the gate electrode directly contacting the second aluminum oxide layer of the dielectric layer.

摘要翻译： 一种制造非易失性存储器件的方法包括在半导体衬底上形成隧道绝缘层，在隧道绝缘层上形成电荷存储层，在电荷存储层上形成电介质层，电介质层包括第一氧化铝层， 氧化硅层和第二氧化铝层，所述第二氧化铝层依次堆叠在所述电荷存储层上，并且在所述电介质层上形成栅电极，所述栅电极与所述电介质层的所述第二氧化铝层直接接触。