公开(公告)号：US08445367B2

公开(公告)日：2013-05-21

申请号：US13287509

申请日：2011-11-02

申请人： Jin-Tae Noh ,  Hun-Hyeong Lim ,  Ki-Hyun Hwang ,  Jin-Gyun Kim ,  Sang-Ryol Yang

发明人： Jin-Tae Noh ,  Hun-Hyeong Lim ,  Ki-Hyun Hwang ,  Jin-Gyun Kim ,  Sang-Ryol Yang

IPC分类号： H01L21/20 ,  H01L21/36

CPC分类号： H01L27/1157 ,  H01L27/10855 ,  H01L27/11582

摘要： In a method of manufacturing a semiconductor device, a plurality of sacrificial layers and a plurality of insulating interlayers are repeatedly and alternately on a substrate. The insulating interlayers include a different material from a material of the sacrificial layers. At least one opening through the insulating interlayers and the sacrificial layers are formed. The at least one opening exposes the substrate. The seed layer is formed on an inner wall of the at least one opening using a first silicon source gas. A polysilicon channel is formed in the at least one opening by growing the seed layer. The sacrificial layers are removed to form a plurality of grooves between the insulating interlayers. A plurality of gate structures is formed in the grooves, respectively.

摘要翻译： 在制造半导体器件的方法中，多个牺牲层和多个绝缘中间层在衬底上重复交替。 绝缘夹层包括与牺牲层的材料不同的材料。 通过绝缘夹层和牺牲层形成至少一个开口。 至少一个开口露出基板。 种子层使用第一硅源气体形成在至少一个开口的内壁上。 通过种植种子层在至少一个开口中形成多晶硅沟道。 去除牺牲层以在绝缘夹层之间形成多个凹槽。 在槽中分别形成有多个栅极结构。

公开(公告)号：US20070042548A1

公开(公告)日：2007-02-22

申请号：US11496177

申请日：2006-07-31

申请人： Jin-Tae Noh ,  Ki-Hyun Hwang ,  Jae-Young Ahn ,  Jin-Gyun Kim ,  Sang-Ryol Yang

发明人： Jin-Tae Noh ,  Ki-Hyun Hwang ,  Jae-Young Ahn ,  Jin-Gyun Kim ,  Sang-Ryol Yang

IPC分类号： H01L21/336 ,  H01L21/3205

CPC分类号： H01L29/157 ,  H01L27/115 ,  H01L27/11521

摘要： A method of forming a silicon layer on a substrate includes providing a silicon source gas to form an amorphous silicon layer on a substrate and providing a dopant source gas to adsorb dopants onto the amorphous silicon layer to form a dopant layer on a surface of the amorphous silicon layer. Related floating gates are also disclosed.

摘要翻译： 在衬底上形成硅层的方法包括提供硅源气体以在衬底上形成非晶硅层，并提供掺杂剂源气体以将掺杂剂吸附到非晶硅层上以在无定形的表面上形成掺杂剂层 硅层。 相关浮动门也被披露。

公开(公告)号：US07759192B2

公开(公告)日：2010-07-20

申请号：US11258619

申请日：2005-10-24

申请人： Jae-Young Ahn ,  Jin-Tae Noh ,  Hee-Seok Kim ,  Jin-Gyun Kim ,  Ju-Wan Lim ,  Sang-Ryol Yang ,  Hong-Suk Kim ,  Sung-Hae Lee

发明人： Jae-Young Ahn ,  Jin-Tae Noh ,  Hee-Seok Kim ,  Jin-Gyun Kim ,  Ju-Wan Lim ,  Sang-Ryol Yang ,  Hong-Suk Kim ,  Sung-Hae Lee

IPC分类号： H01L21/8242

CPC分类号： H01L21/02178 ,  H01L21/02181 ,  H01L21/3142 ,  H01L21/31616 ,  H01L21/31645 ,  H01L27/10814 ,  H01L27/10882 ,  H01L27/10894 ,  H01L28/60 ,  H01L28/91

摘要： A semiconductor device includes a capacitor having a bottom electrode, a dielectric layer formed on the bottom electrode, a top electrode formed on the dielectric layer, and a contact plug having a metal that is connected with the top electrode, wherein the top electrode includes a doped poly-Si1-xGex layer and a doped polysilicon layer epitaxially deposited on the doped poly-Si1-xGex layer and the contact plug makes a contact with the doped polysilicon layer.

摘要翻译： 半导体器件包括具有底部电极的电容器，形成在底部电极上的电介质层，形成在电介质层上的顶部电极和具有与顶部电极连接的金属的接触插塞，其中顶部电极包括 掺杂多晶Si1-xGex层和外延沉积在掺杂多晶Si1-xGex层上的掺杂多晶硅层和接触插塞与掺杂多晶硅层接触。

公开(公告)号：US20060097299A1

公开(公告)日：2006-05-11

申请号：US11258619

申请日：2005-10-24

申请人： Jae-Young Ahn ,  Jin-Tae Noh ,  Hee-Seok Kim ,  Jin-Gyun Kim ,  Ju-Wan Lim ,  Sang-Ryol Yang ,  Hong-Suk Kim ,  Sung-Hae Lee

发明人： Jae-Young Ahn ,  Jin-Tae Noh ,  Hee-Seok Kim ,  Jin-Gyun Kim ,  Ju-Wan Lim ,  Sang-Ryol Yang ,  Hong-Suk Kim ,  Sung-Hae Lee

IPC分类号： H01L29/94

CPC分类号： H01L21/02178 ,  H01L21/02181 ,  H01L21/3142 ,  H01L21/31616 ,  H01L21/31645 ,  H01L27/10814 ,  H01L27/10882 ,  H01L27/10894 ,  H01L28/60 ,  H01L28/91

摘要： A semiconductor device includes a capacitor having a bottom electrode, a dielectric layer formed on the bottom electrode, a top electrode formed on the dielectric layer, and a contact plug having a metal that is connected with the top electrode, wherein the top electrode includes a doped poly-Si1-xGex layer and a doped polysilicon layer epitaxially deposited on the doped poly-Si1-xGex layer and the contact plug makes a contact with the doped polysilicon layer.

摘要翻译： 半导体器件包括具有底部电极的电容器，形成在底部电极上的电介质层，形成在电介质层上的顶部电极和具有与顶部电极连接的金属的接触插塞，其中顶部电极包括 掺杂的多晶硅1-x Ge层和外延沉积在掺杂的多晶Si-x Ge层上的掺杂多晶硅层 并且接触插塞与掺杂多晶硅层接触。

公开(公告)号：US07622383B2

公开(公告)日：2009-11-24

申请号：US11421111

申请日：2006-05-31

申请人： Jin-Gyun Kim ,  Ki-Hyun Hwang ,  Jin-Tae Noh ,  Hong-Suk Kim ,  Sung-Hae Lee

发明人： Jin-Gyun Kim ,  Ki-Hyun Hwang ,  Jin-Tae Noh ,  Hong-Suk Kim ,  Sung-Hae Lee

IPC分类号： H01L21/44

CPC分类号： H01L27/11521 ,  C23C16/24 ,  C23C16/45527 ,  H01L21/02532 ,  H01L21/02576 ,  H01L21/02579 ,  H01L21/0262 ,  H01L21/28273 ,  H01L21/28525 ,  H01L27/115 ,  H01L29/66825

摘要： A method of forming a conductive polysilicon thin film and a method of manufacturing a semiconductor device using the same are provided. The method of forming a conductive polysilicon thin film may comprise simultaneously supplying a Si precursor having halogen elements as a first reactant and a dopant to a substrate to form a first reactant adsorption layer that is doped with impurities on the substrate and then supplying a second reactant having H (hydrogen) to the first reactant adsorption layer to react the H of the second reactant with the halogen elements of the first reactant to form a doped Si atomic layer on the substrate.

摘要翻译： 提供一种形成导电多晶硅薄膜的方法和使用其制造半导体器件的方法。 形成导电多晶硅薄膜的方法可以包括同时向衬底提供具有卤素元素的Si前体作为第一反应物和掺杂剂以形成在衬底上掺杂杂质的第一反应物吸附层，然后提供第二反应物 对第一反应物吸附层具有H（氢）以使第二反应物的H与第一反应物的卤素元素反应，以在衬底上形成掺杂的Si原子层。

公开(公告)号：US20070042573A1

公开(公告)日：2007-02-22

申请号：US11421111

申请日：2006-05-31

申请人： Jin-Gyun Kim ,  Ki-Hyun Hwang ,  Jin-Tae Noh ,  Hong-Suk Kim ,  Sung-Hae Lee

发明人： Jin-Gyun Kim ,  Ki-Hyun Hwang ,  Jin-Tae Noh ,  Hong-Suk Kim ,  Sung-Hae Lee

IPC分类号： H01L21/20

CPC分类号： H01L27/11521 ,  C23C16/24 ,  C23C16/45527 ,  H01L21/02532 ,  H01L21/02576 ,  H01L21/02579 ,  H01L21/0262 ,  H01L21/28273 ,  H01L21/28525 ,  H01L27/115 ,  H01L29/66825

摘要： A method of forming a conductive polysilicon thin film and a method of manufacturing a semiconductor device using the same are provided. The method of forming a conductive polysilicon thin film may comprise simultaneously supplying a Si precursor having halogen elements as a first reactant and a dopant to a substrate to form a first reactant adsorption layer that is doped with impurities on the substrate and then supplying a second reactant having H (hydrogen) to the first reactant adsorption layer to react the H of the second reactant with the halogen elements of the first reactant to form a doped Si atomic layer on the substrate.

摘要翻译： 提供一种形成导电多晶硅薄膜的方法和使用其制造半导体器件的方法。 形成导电多晶硅薄膜的方法可以包括同时向衬底提供具有卤素元素的Si前体作为第一反应物和掺杂剂以形成在衬底上掺杂杂质的第一反应物吸附层，然后提供第二反应物 对第一反应物吸附层具有H（氢）以使第二反应物的H与第一反应物的卤素元素反应，以在衬底上形成掺杂的Si原子层。

公开(公告)号：US20090134451A1

公开(公告)日：2009-05-28

申请号：US12292543

申请日：2008-11-20

申请人： Seung-Jae Baik ,  Jin-Tae Noh ,  Hong-Suk Kim ,  In-Sun Yi ,  Si-Young Choi ,  Ki-Hyun Hwang

发明人： Seung-Jae Baik ,  Jin-Tae Noh ,  Hong-Suk Kim ,  In-Sun Yi ,  Si-Young Choi ,  Ki-Hyun Hwang

IPC分类号： H01L29/792

CPC分类号： H01L29/7881 ,  B82Y10/00 ,  G11C2216/06 ,  H01L27/115 ,  H01L27/11521 ,  H01L27/11565 ,  H01L27/11568 ,  H01L29/42332 ,  H01L29/42348 ,  H01L29/792

摘要： An example embodiment of a non-volatile memory device and an example embodiment of a method of fabricating the same are provided. The non-volatile memory devices includes a tunnel insulation layer on a semiconductor substrate, a charge storage layer on the tunnel insulation layer, a blocking insulation layer including at least one nano dot on the charge storage layer, and a control gate electrode on the blocking insulation layer.

摘要翻译： 提供非易失性存储器件的示例性实施例及其制造方法的示例性实施例。 非易失性存储器件包括在半导体衬底上的隧道绝缘层，隧道绝缘层上的电荷存储层，在电荷存储层上包括至少一个纳米点的阻挡绝缘层，以及阻挡层上的控制栅电极 绝缘层。

公开(公告)号：US09064895B2

公开(公告)日：2015-06-23

申请号：US13943911

申请日：2013-07-17

申请人： Bi-O Kim ,  Toshiro Nakanishi ,  Jin-Tae Noh ,  Chang-Woo Sun ,  Seung-Hyun Lim ,  Jae-Young Ahn ,  Ki-Hyun Hwang

发明人： Bi-O Kim ,  Toshiro Nakanishi ,  Jin-Tae Noh ,  Chang-Woo Sun ,  Seung-Hyun Lim ,  Jae-Young Ahn ,  Ki-Hyun Hwang

IPC分类号： H01L27/115 ,  H01L29/66 ,  H01L21/8239 ,  H01L29/788 ,  H01L29/792

CPC分类号： H01L29/66666 ,  H01L21/8239 ,  H01L27/1157 ,  H01L27/11582 ,  H01L29/66825 ,  H01L29/66833 ,  H01L29/7889 ,  H01L29/7926

摘要： Methods of fabricating vertical memory devices are provided including forming a plurality of alternating insulating layers and sacrificial layers on a substrate; patterning and etching the plurality of insulating layer and sacrificial layers to define an opening that exposes at least a portion of a surface of the substrate; forming a charge trapping pattern and a tunnel insulating pattern on a side wall of the opening; forming a channel layer on the tunnel insulating layer on the sidewall of the opening, the channel layer including N-type impurity doped polysilicon; forming a buried insulating pattern on the channel layer in the opening; and forming a blocking dielectric layer and a control gate on the charge trapping pattern of one side wall of the channel layer.

摘要翻译： 提供制造垂直存储器件的方法包括在衬底上形成多个交替绝缘层和牺牲层; 图案化和蚀刻所述多个绝缘层和牺牲层以限定暴露所述衬底的表面的至少一部分的开口; 在开口的侧壁上形成电荷捕获图案和隧道绝缘图案; 在开口的侧壁上的隧道绝缘层上形成沟道层，沟道层包括N型杂质掺杂多晶硅; 在开口中的沟道层上形成掩埋绝缘图案; 以及在沟道层的一个侧壁的电荷捕获图案上形成阻挡电介质层和控制栅极。

公开(公告)号：US09530899B2

公开(公告)日：2016-12-27

申请号：US14474942

申请日：2014-09-02

申请人： Bi O Kim ,  Jin-Tae Noh ,  Su-Jin Shin ,  Jae-Young Ahn ,  Ki-Hyun Hwang

发明人： Bi O Kim ,  Jin-Tae Noh ,  Su-Jin Shin ,  Jae-Young Ahn ,  Ki-Hyun Hwang

IPC分类号： H01L29/792 ,  H01L27/115 ,  G11C16/04 ,  H01L21/28 ,  H01L29/66

CPC分类号： H01L29/7926 ,  H01L21/28282 ,  H01L27/11582 ,  H01L29/66833

摘要： A semiconductor device and a method of manufacturing the same are provided. The semiconductor device includes insulation layers and gate electrodes alternately stacked on a substrate, a vertical channel vertically passing through the insulation layers and the gate electrodes, and a threshold voltage controlling insulation layer, a tunnel insulation layer and a charge storage layer disposed between the vertical channel and the gate electrodes, wherein the threshold voltage controlling insulation layer is disposed between the charge storage layer and the vertical channel and including a material configured to suppress an inversion layer from being formed in the vertical channel.

摘要翻译： 提供半导体器件及其制造方法。 半导体器件包括交替层叠在基板上的绝缘层和栅极电极，垂直通过绝缘层和栅电极的垂直沟道，以及设置在垂直线之间的阈值电压控制绝缘层，隧道绝缘层和电荷存储层 沟道和栅电极，其中所述阈值电压控制绝缘层设置在所述电荷存储层和所述垂直沟道之间，并且包括被配置为抑制在所述垂直沟道中形成反型层的材料。

公开(公告)号：US20150129954A1

公开(公告)日：2015-05-14

申请号：US14474942

申请日：2014-09-02

申请人： Bi O. Kim ,  Jin-Tae Noh ,  Su-Jin Shin ,  Jae-Young Ahn ,  Ki-Hyun Hwang

发明人： Bi O. Kim ,  Jin-Tae Noh ,  Su-Jin Shin ,  Jae-Young Ahn ,  Ki-Hyun Hwang

IPC分类号： H01L29/792

CPC分类号： H01L29/7926 ,  H01L21/28282 ,  H01L27/11582 ,  H01L29/66833

摘要： A semiconductor device and a method of manufacturing the same are provided. The semiconductor device includes insulation layers and gate electrodes alternately stacked on a substrate, a vertical channel vertically passing through the insulation layers and the gate electrodes, and a threshold voltage controlling insulation layer, a tunnel insulation layer and a charge storage layer disposed between the vertical channel and the gate electrodes, wherein the threshold voltage controlling insulation layer is disposed between the charge storage layer and the vertical channel and including a material configured to suppress an inversion layer from being formed in the vertical channel.

摘要翻译： 提供半导体器件及其制造方法。 半导体器件包括交替层叠在基板上的绝缘层和栅极电极，垂直通过绝缘层和栅电极的垂直沟道，以及设置在垂直线之间的阈值电压控制绝缘层，隧道绝缘层和电荷存储层 沟道和栅电极，其中所述阈值电压控制绝缘层设置在所述电荷存储层和所述垂直沟道之间，并且包括被配置为抑制在所述垂直沟道中形成反型层的材料。